[发明专利]预处理电路、预处理数据线电压的方法及相关感测电路有效
| 申请号: | 201710377382.3 | 申请日: | 2017-05-25 |
| 公开(公告)号: | CN107436732B | 公开(公告)日: | 2020-08-14 |
| 发明(设计)人: | 洪志豪;王道平;陈翊维;郭裔平;赖淑琳 | 申请(专利权)人: | 联发科技股份有限公司 |
| 主分类号: | G06F3/06 | 分类号: | G06F3/06 |
| 代理公司: | 北京市万慧达律师事务所 11111 | 代理人: | 白华胜;王蕊 |
| 地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 预处理 电路 数据线 电压 方法 相关 | ||
1.一种预处理电路,预处理代表存储设备的数据输出的数据线电压,该预处理电路包含:
预充电电路,预充电数据线来调整该数据线处的该数据线电压,其中该数据线耦接到该存储设备;以及
钳位电路,当该数据线电压预充电到使能该钳位电路的钳位功能的电平时,钳位该数据线电压来产生钳位数据线电压,其中该钳位数据线电压比该预处理电路的供电电压低,该钳位电路包含:
反馈电路,根据该数据线处的该数据线电压反馈一控制电压,且当该数据线电压被钳位时降低其直流漏电,其中该钳位电路的该钳位功能由该控制电压控制;
其中,该反馈电路包含逻辑门来基于多个输入执行逻辑操作,且该多个输入包含该数据线处的该数据线电压;
该逻辑门包含第一输入节点、第二输入节点以及输出节点,该第一输入节点耦接到该数据线,该第二输入节点接收控制信号,该输出节点耦接到晶体管的控制节点,该控制信号包含在该数据线的预充电阶段的第一逻辑电平,以及当该数据线电压被钳位时的第二逻辑电平。
2.如权利要求1所述的预处理电路,其特征在于,更包含:
晶体管,包含控制节点、第一连接节点与第二连接节点,其中该第一连接节点耦接到该预充电电路,该第二连接节点耦接到该数据线,该数据线电压当该晶体管开启时被预充电,且该预充电数据线电压当该晶体管关闭时被钳位;
其中该反馈电路耦接在该晶体管的该第二连接节点与该控制节点之间。
3.如权利要求1所述的预处理电路,其特征在于,该逻辑门是NOR门或NAND门。
4.如权利要求1所述的预处理电路,其特征在于,该存储设备是内容可寻址存储器、只读存储器,或静态随机存取存储器。
5.一种预处理数据线电压的方法,该数据线电压代表存储设备的数据输出,该方法包含:
预充电一数据线来调整该数据线处的该数据线电压,其中该数据线耦接到该存储设备;
根据该数据线处的该数据线电压,由反馈电路,反馈一控制电压,其中钳位功能由该控制电压所控制;
当该数据线电压被预充电到使能该钳位功能的电平时,钳位该数据线电压来产生钳位数据线电压,其中该钳位数据线电压低于供电电压;以及
当该数据线电压被钳位时,控制该反馈电路来降低其直流漏电;
其中,该反馈电路包含逻辑门,该逻辑门基于多个输入执行逻辑操作,且该多个输入包含该数据线处的该数据线电压;以及
该逻辑门包含第一输入节点,第二输入节点与输出节点,该第一输入节点耦接到该数据线,该第二输入节点接收控制信号,该输出节点耦接到晶体管的控制节点,且该方法更包含:
在该数据线的预充电阶段设置该控制信号为第一逻辑电平;以及
当该数据线电压被钳位时设置该控制信号为第二逻辑电平。
6.如权利要求5所述的预处理数据线电压的方法,其特征在于,该反馈电路耦接到该晶体管的连接节点与控制节点之间,该晶体管的该连接节点也耦接到该数据线,且该方法还包含:
开启该晶体管来使能该预充电步骤;以及
关闭该晶体管来使能该钳位步骤。
7.如权利要求5所述的预处理数据线电压的方法,其特征在于,该逻辑门是NOR门或NAND门。
8.如权利要求5所述的预处理数据线电压的方法,其特征在于,该存储设备是内容可寻址存储器、只读存储器,或静态随机存取存储器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710377382.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储器模块、存储器控制器及相应的控制方法
- 下一篇:加湿器(台式上加水)





