[发明专利]半导体存储器件及静态随机存取存储器器件

说明书

在一些实施例中，一种半导体存储器件包含布置为行和列的半导体存储单元的阵列。所述阵列包含存储单元的第一段和存储单元的第二段。第一局部互补位线对在存储单元的所述第一段上方延伸并且与沿着存储单元的所述第一段内的第一列的多个存储单元相连接。第二对局部互补位线在存储单元的所述第二段上方延伸并且与沿着存储单元的所述第二段内的所述第一列的多个存储单元相连接。开关对设置于存储单元的所述第一段和所述第二段之间。所述开关对配置为有选择地将所述第一局部互补位线对与所述第二局部互补位线对串联连接。本发明还提供了静态随机存取存储器(SRAM)器件。

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地涉及半导体存储器件及静态随机存取存储器器件。

背景技术

半导体存储器是电子数据存储器件，经常用作计算机存储器并且在基于半导体的集成电路上实施。由许多不同的类型和技术制作半导体存储。半导体存储相比于其它类型的数据存储技术具有快得多的存取时间。例如，经常在几纳秒之内实现向半导体存储器中写入或者从半导体存储器读取一个字节的数据，然而旋转型存储器(例如硬盘)的存取时间在毫秒范围之内。因为这些原因，尤其在其它用途中，半导体存储器被用作计算机存储器的主要存储机制以保存计算机目前正在运行的数据。

发明内容

根据本发明的一方面，提供了一种半导体存储器件，包括：半导体存储单元的阵列，布置为行和列，其中，所述阵列包含存储单元的第一段和存储单元的第二段；第一局部互补位线对，在所述存储单元的第一段上方延伸并且与沿着所述存储单元的第一段内的第一列的多个存储单元相连接；第二局部互补位线对，在所述存储单元的第二段上方延伸并且与沿着所述存储单元的第二段内的第一列的多个存储单元相连接；以及开关对，设置在存储单元的所述第一段和所述第二段之间，并且配置为有选择地将所述第一局部互补位线对与所述第二局部互补位线对串联连接。

根据本发明的另一方面，提供了一种半导体存储器件，包括：半导体存储单元的阵列，布置为行和列，所述阵列包含跨越所述阵列的多列的非重叠性的存储单元的第一段和第二段；多条第一局部互补位线对，在所述存储单元的第一段上方延伸；多条第二局部互补位线对，在所述存储单元的第二段上方延伸；多个开关，设置在存储单元的所述第一段和所述第二段之间，并且被配置为有选择地分别将所述多条第一局部互补位线对和所述多条第二局部互补位线对串联连接；以及第一写入电路，连接至所述多条第一局部互补位线对，并且配置为相应的差分偏压施加至所述多条第一局部互补位线对以将数据写入至所述存储单元的第一段，但没有将数据写入所述存储单元的第二段。

根据本发明的又一方面，提供了一种静态随机存取存储器(SRAM)器件，包括：SRAM单元阵列，包含SRAM单元的第一段和SRAM单元的第二段，所述第一段和第二段彼此不重叠；多条第一互补位线对，在所述SRAM单元的第一段上方延伸；多条第二互补位线对，在所述SRAM单元的第二段上方延伸；多个开关，设置在SRAM单元的所述第一段和所述第二段之间，并且分别将所述多条第一互补位线对与所述多条第二互补位线对串联连接；以及第一写入电路，连接至所述多条第一互补位线对，并且配置为将相应的差分偏压施加至所述多条第一互补位线对以将数据写入至所述SRAM单元的第一段，但没有将数据写入至所述SRAM单元的第二段。

附图说明

结合附图阅读以下详细说明，可更好地理解本发明的各方面。应注意到，根据工业中的标准实践，各种功能件未按比例绘制。实际上，为论述清楚起见，各功能件的尺寸可任意增加或减少。

图1A示出了根据本发明的一些实施例使用分段位线的存储器件的框图。

图1B示出了根据本发明的一些实施例的存储器件的示例性时序图。

图2示出了根据本发明的一些实施例使用分段位线的SRAM存储器件的框图。

图3示出了根据一些实施例的SRAM存储单元。