[发明专利]半导体存储器件及静态随机存取存储器器件

权利要求书

1.一种半导体存储器件，包括：

半导体存储单元的阵列，布置为行和列，其中，所述阵列包含存储单元的第一段和存储单元的第二段；

第一局部互补位线对，在所述存储单元的第一段上方延伸并且与沿着所述存储单元的第一段内的第一列的多个存储单元相连接；

第二局部互补位线对，在所述存储单元的第二段上方延伸并且与沿着所述存储单元的第二段内的第一列的多个存储单元相连接；以及

开关对，设置在存储单元的所述第一段和所述第二段之间，并且配置为有选择地将所述第一局部互补位线对与所述第二局部互补位线对串联连接，

第一写入电路，连接至所述第一局部互补位线对，并且被配置为将差分偏压施加至所述第一局部互补位线对以将数据写入至所述存储单元的第一段中，其中，在所述第一写入电路的工作期间，所述开关对使得所述第一局部互补位线对与所述第二局部互补位线对电隔离。

2.根据权利要求1所述的半导体存储器件，还包括：

读取电路，被配置为从所述存储单元的第一段中读取数据状态，所述读取电路通过所述第二局部互补位线对和所述开关对与所述第一局部互补位线对连接。

3.根据权利要求2所述的半导体存储器件，其中，所述读取电路还配置为从所述存储单元的第二段中读取数据状态，所述读取电路直接连接至所述第二局部互补位线对。

4.根据权利要求1所述的半导体存储器件，还包括：

第二写入电路，连接至所述第二局部互补位线对，并且被配置为将差分偏压施加至所述第二局部互补位线对以将数据写入至所述存储单元的第二段中，其中，在所述第二写入电路的工作期间，所述开关对使得所述第一局部互补位线对与所述第二局部互补位线对电隔离。

5.根据权利要求1所述的半导体存储器件，其中，所述开关对中的至少一个开关具有有源区域布局，所述有源区域布局以几何的方式与所述第一段或者所述第二段中的至少一个存储单元的有源区域布局相匹配，其中，所述至少一个开关具有的多硅晶栅极布局或者金属栅极布局以几何的方式与所述至少一个存储单元的多硅晶栅极布局或者金属栅极布局相匹配。

6.根据权利要求1所述的半导体存储器件，还包括：

存储控制器，被配置为根据可编程形状、可编程间隔或者可编程定时将脉冲应用于所述开关对，其中，根据在所述脉冲的边沿和字线信号的邻近边沿之间测量的时间对于所述脉冲的不同的可编程形状、不同的可编程间隔或者不同的可编程定时可具有不同值。

7.根据权利要求1所述的半导体存储器件，其中，所述第一段和所述第二段中的每个存储单元都包含分别连接至存储单元的第一存取晶体管和第二存取晶体管的第一互补数据存储节点和第二互补数据存储节点；

其中，所述第一局部互补位线对的独立局部位线分别连接至沿着所述第一段中的第一列的多个存储单元的第一存取晶体管和第二存取晶体管；以及

其中，所述第二局部互补位线对的独立具备位线分别连接至沿着所述第二段中的第一列的多个存储单元的第一存取晶体管和第二存取晶体管。

8.一种半导体存储器件，包括：

半导体存储单元的阵列，布置为行和列，所述阵列包含跨越所述阵列的多列的非重叠性的存储单元的第一段和第二段；

多条第一局部互补位线对，在所述存储单元的第一段上方延伸；

多条第二局部互补位线对，在所述存储单元的第二段上方延伸；

多个开关，设置在存储单元的所述第一段和所述第二段之间，并且被配置为有选择地分别将所述多条第一局部互补位线对和所述多条第二局部互补位线对串联连接；以及

第一写入电路，连接至所述多条第一局部互补位线对，并且配置为相应的差分偏压施加至所述多条第一局部互补位线对以将数据写入至所述存储单元的第一段，但没有将数据写入所述存储单元的第二段，其中，在所述第一写入电路的工作期间，所述多个开关对使得所述多条第一局部互补位线对与所述多条第二局部互补位线对均电隔离。