[发明专利]一种宽带扫频源设计电路及设计方法

说明书

本发明公开了一种宽带扫频源设计电路及设计方法，属于宽带合成源技术领域。本发明在上位机控制下，在扫频源扫描过程中FPGA内部自动实现整个过程高速、稳定的逻辑控制，在扫频过程中不需要与上位机交互，大大减少了扫频时间，优化了频率扫频速度；在保证输出信号高性能的情况下提出一种FPGA内部运算过程的算法优化，最大程度节约了FPGA硬件资源，降低了硬件成本。

技术领域

本发明属于宽带合成源技术领域，具体涉及一种宽带扫频源设计电路及设计方法。

背景技术

目前基于集成锁相芯片的宽带扫频源主要是通过上位机来进行频点的切换，首先通过对集成锁相芯片进行寄存器的初始化，然后针对不同的功能对特定寄存器置数实现频点的切换，从这种方式可以看出，在扫频源的整个扫描过程中，需要与上位机进行实时的交互通信，完成不同频点的寄存器设置，最终完成宽带扫频源的频率切换，整个过程与上位机交互过多，而上位机一般使用工控机或零槽控制器等，其运行周期为ms级，这样在每个频点的切换过程中与上位机的交互会拖慢整个过程，大大增加频点的切换时间。

现阶段的宽带合成源设计中，对合成源的体积、频率范围、输出信号相噪、杂散、功率稳定度以及调频时间的要求越来越高，同时针对不同的应用，在追求低成本的前提下，需求侧重点也越来越多样化，目前的高频宽带合成源电路主要通过两种方案获得：

第一种方案：基于分立元器件组成的宽带合成源电路，其中所谓的分立元器件主要指组成合成锁相环路的器件，如鉴相器、VCO均为独立的元器件，通过印制板进行电路连接，这种方式占用的电路体积大，但是控制简单，主要应用于多锁相环路嵌套以组成高相位噪声指标的宽带合成源电路，在这种情况下，电路的控制因多环路的组合控制将变得十分复杂，这种方案目前常用于高端的模拟源发生、信号分析类仪器中的宽带本振模块设计，但是在简单的单环路锁相电路中，因其成本、VCO带宽、电路体积的制约，同时其最终的输出信号指标也并无优势，正逐渐被基于集成锁相控制的宽带合成源方案取代。

第二种方案：基于集成锁相芯片的宽带合成源电路，其中的集成锁相芯片集成了锁相环路中的参考分频器、鉴相器、电荷泵、宽带VCO以及反馈分频器等大部分单环锁相电路，集成度高，同时在VCO的输出端增加整数分频器和倍频器，进一步拓宽芯片的频段覆盖范围，在使用中只需要添加外围的供电偏置电路和环路滤波器即可，占用空间小，集成度高，成本低，功耗低，输出信号相噪指标可以满足大部分的通信、射频领域的需求，常用于手持式低端的信号发生和分析仪器中；但是该方案中集成锁相芯片功能多，需要的控制寄存器位数多，控制复杂，通常情况需要上位机进行实时运算完成宽带扫频源的频点切换，这种方式的频点切换时间保持在ms级别，整体的扫频速度较慢。

现有技术主要有以下三方面的不足：

第一、基于分立锁相电路的宽带合成源占用体积、功耗较大，成本高。

第二、基于分立锁相电路的宽带合成源单环方案输出信号相噪指标同集成锁相芯片相比并无优势。

第三、基于集成锁相方案的宽带合成源方案，目前需用上位机进行复杂的寄存器控制，整个扫频过程时间较长。

发明内容

针对现有技术中存在的上述技术问题，本发明提出了一种宽带扫频源设计电路及设计方法，设计合理，克服了现有技术的不足，具有良好的效果。

为了实现上述目的，本发明采用如下技术方案：

一种宽带扫频源设计电路，包括主控制器、逻辑运算单元、地址译码数据缓存单元、RAM存储单元、逻辑运算单元、送数单元、中断处理单元、集成锁相电路、分段滤波电路、功率放大电路以及稳幅电路；主控制器、逻辑运算单元、RAM存储单元、逻辑运算单元、送数单元、集成锁相电路、分段滤波电路、功率放大电路以及稳幅电路依次通过线路连接，地址译码数据缓存单元分别与主控制器、RAM存储单元通过线路连接，中断处理单元分别与RAM存储单元、逻辑运算单元通过线路连接；