[发明专利]快闪存储器的制造方法

说明书

本发明提供一种快闪存储器的制造方法，在刻蚀浮栅层和浮栅氧化层后的开口底部的半导体衬底中形成源区或漏区之后，且在所述开口中沉积第二侧墙材料之前，增加了一步对有源区与浅沟槽隔离区交界处由于有源区凹陷而露出的浮栅进行表面修复处理的操作，因此可以修复开口有源区凹陷区域浮栅侧壁的损伤，为第二侧墙的材料沉积提供良好的工艺表面，进而可以解决由于浅沟槽隔离结构边界的有源区凹陷而引起的浮栅与源线之间较差隔离性的问题，提高了快闪存储器的数据保持能力。

技术领域

本发明涉及半导体制造领域，尤其涉及一种快闪存储器的制造方法。

背景技术

目前，快闪存储器(Flash memory)，又称为闪存，已经成为非挥发性存储器的主流，其存储单元是在传统的MOS晶体管结构基础上，增加了一个浮栅(Floating Gate，FG)和一层隧穿氧化层(Tunnel Oxide)，并利用浮栅来存储电荷，实现存储内容的非挥发性，而存储单元与存储单元之间需要浅沟槽隔离(STI，Shallow Trench Isolation)结构进行电隔离。

现有技术中一种典型的快闪存储器的制造过程包括FG OX/FG Poly/PAD SiN DEP→STI etch→STI Liner OX/STI HDP&CMP→/PAD SiN remove→FG SiN DEP→FGPH/SiNetch→FGSP1 DEP/etch→FGPL1 etch→VSS IMP→FGSP2 DEP/etch，具体如下：

首先，请参考图1A和图1B，提供半导体衬底10，在所述半导体衬底10上依次形成浮栅氧化层(GOX)12、浮栅层(FG ploy)13和垫氮化层(Pad nitride，未图示)14(即FG OX/FGPoly/PAD SiN DEP)，依次刻蚀所述垫氮化层、浮栅层13、浮栅氧化层12和半导体衬底10，形成浅沟槽(即STI etch,)，以定义出用于形成各个存储单元的有源区(active area，ACT)100，在浅沟槽表面生长衬氧化层(Liner oxide，未图示)，并在所述浅沟槽中填充满绝缘介质材料(即STI HDPDEP工艺)，并平坦化所述绝缘介质材料表面以与所述垫氮化层表面齐平(即STI CMP工艺)，形成浅沟道隔离结构(STI)11，用于各个存储单元之间的电隔离；

然后，请继续参考图1A，采用湿法刻蚀的方法去除所述垫氮化层，露出所述浮栅层13表面，并在所述浮栅层13表面上沉积SiN等层间介质层14(即FGSiN DEP工艺)，并采用浮栅光罩(FG mask，浮栅掩膜版)光刻、刻蚀所述层间介质层14(即FG PH/SiN etch工艺)，以在所述层间介质层14中形成开口；

接着，请继续参考图1A，使用正硅酸乙酯(TEOS)低压(LP)化学气相沉积工艺在所述浮栅层13、浅沟槽隔离结构11以及层间介质层14表面沉积氧化物侧墙材料(即FGSP1 DEP工艺)，并刻蚀沉积的氧化物侧墙材料以在所述开口中形成第一侧墙15(即FGSP1 etch工艺)；

然后，请参考图1A和图1B，以所述第一侧墙15为掩膜，继续刻蚀所述开口中的浮栅多晶硅13以及下方的浮栅氧化层12(即FGPL etch工艺)，直至暴露出下方的有源区100的上表面；

接着，对所述开口底部的有源区100进行掺杂离子注入(即VSS IMP)，以形成公共的源区或漏区16；

之后，请参考图1A，通过在整个器件表面再次沉积侧墙材料(通常为高温氧化物，HTO)并刻蚀(即FGSP2 DEP/etch工艺)，以在所述开口中形成覆盖在浮栅多晶硅13和浮栅氧化层12侧壁的第二侧墙17。