[发明专利]三维电感器结构以及包括其的堆叠半导体器件

说明书

技术领域

实施方式总体上涉及半导体元件，且更具体地，涉及三维(3D)电感器结构以及包括3D电感器结构的堆叠半导体器件。

背景技术

已经开发了用于增大半导体器件集成度的各种各样的技术。例如，因为半导体器件包括例如晶体管、二极管、电阻器、电容器、电感器等的多个部件，所以更大数量的部件可以被集成到一个半导体器件中用于增大集成度。再如，包括部件的半导体管芯在其中彼此堆叠的堆叠半导体器件可以被制造用于增大集成度。

发明内容

实施方式包括一种三维(3D)电感器结构，该三维电感器结构包括：第一半导体管芯，其包括第一导电图案以及与第一导电图案间隔开的第二导电图案；堆叠在第一半导体管芯上的第二半导体管芯，第二半导体管芯包括第三导电图案、与第三导电图案间隔开的第四导电图案、穿透第二半导体管芯并将第一导电图案与第三导电图案电连接的第一穿通衬底通路(TSV)、以及穿透第二半导体管芯并将第二导电图案与第四导电图案电连接第二TSV；以及第一导电连接图案，其被包括在第一半导体管芯中并将第一导电图案的第一端与第二导电图案的第一端电连接，或者被包括在第二半导体管芯中并将第三导电图案的第一端与第四导电图案的第一端电连接。

实施方式包括一种堆叠半导体器件，该堆叠半导体器件包括：第一半导体管芯，其包括第一导电图案、与第一导电图案间隔开的第二导电图案、将第一导电图案的第一端与第二导电图案的第一端电连接的第一导电连接图案、以及第一功能电路；以及顺序地堆叠在第一半导体管芯上的多个第二半导体管芯，所述多个第二半导体管芯的每个包括多个第三导电图案、与所述多个第三导电图案间隔开的多个第四导电图案、穿透所述多个第二半导体管芯的每个的第一穿通衬底通路(TSV)、穿透所述多个第二半导体管芯的每个的第二TSV、以及第二功能电路，其中所述多个第三导电图案中的第一选择图案通过第一TSV电连接到第一导电图案，以及所述多个第四导电图案中的第二选择图案通过第二TSV电连接到第二导电图案。

实施方式包括一种堆叠半导体器件，该堆叠半导体器件包括：多个半导体管芯；穿透所述多个半导体管芯中的至少一个的多个穿通衬底通路(TSV)；多个导电图案，其中所述多个半导体管芯的每个包括所述多个导电图案中的至少两个；以及所述多个半导体管芯中的一个中包括的第一导电连接图案，第一导电连接图案将所述多个导电图案中的第一两个导电图案电连接；其中：所述多个TSV的每个将所述多个导电图案中的对应的第二两个导电图案电连接；以及所述多个TSV、所述多个导电图案和第一导电连接图案串联电连接。

附图说明

实施方式将由以下结合附图的详细描述被更清楚地理解。

图1是根据一些实施方式的三维(3D)电感器结构的透视图。

图2A和2B是用于描述图1的3D电感器结构的图。

图3是根据一些实施方式的3D电感器结构的透视图。

图4是用于描述图3的3D电感器结构的图。

图5是根据一些实施方式的3D电感器结构的透视图。

图6A和6B是用于描述图5的3D电感器结构的图。

图7是根据一些实施方式的3D电感器结构的透视图。

图8是用于描述图7的3D电感器结构的图。

图9A是根据一些实施方式的堆叠半导体器件的俯视图。

图9B是堆叠半导体器件的沿着图9A的线III-III'截取的剖视图。

图10A是根据一些实施方式的堆叠半导体器件的俯视图。

图10B是堆叠半导体器件的沿着图10A的线IV-IV'截取的剖视图。

图11是示出根据一些实施方式的数据收发系统的框图。

图12是示出根据一些实施方式的测试系统的框图。

图13是示出根据一些实施方式的无线电力传输系统的框图。

图14是示出图13的无线电力传输系统的一示例的图。

图15是示出根据一些实施方式的移动系统的框图。

具体实施方式

将参照实施方式在其中示出的附图更充分地描述实施方式。然而，实施方式可以采用许多不同的形式，并且不应被解释为限于在此陈述的特定实施方式。本申请通篇，相同的附图标记指相同的元件。