[发明专利]DDR存储系统访存延时的解析建模方法在审
申请号: | 201710366884.6 | 申请日: | 2017-05-23 |
公开(公告)号: | CN107301270A | 公开(公告)日: | 2017-10-27 |
发明(设计)人: | 王学香;郑晓萌;吴建辉 | 申请(专利权)人: | 东南大学 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 苏州创元专利商标事务所有限公司32103 | 代理人: | 范晴,丁浩秋 |
地址: | 210008 江苏省*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | ddr 存储系统 延时 解析 建模 方法 | ||
1.一种DDR存储系统访存延时的解析建模方法,其特征在于,包括以下步骤:
S01:分析DDR存储系统访存服务流程,将访存延时分为DDR存储控制器延时和存储器延时;
S02:对DDR存储控制器延时进行解析建模,将存储系统抽象为M/D/1排队模型,基于排队模型对访存请求的排队延时进行建模,将访存请求的排队延时近似为DDR存储控制器延时;
S03:根据访存请求的访存模态,对访存请求的存储器服务时间进行分类,根据行缓冲是否命中的访存模态和DDR时序约束,对DDR存储器延时进行解析建模;
S04:将DDR存储控制器延时模型和DDR存储器延时模型叠加,得到访存延时的解析模型。
2.根据权利要求1所述的DDR存储系统访存延时的解析建模方法,其特征在于,所述排队模型的建模方法为,将通道左边的部分建模为排队模型中的等待队列,将通道右边的部分建模为排队模型中的服务台。
3.根据权利要求1或2所述的DDR存储系统访存延时的解析建模方法,其特征在于,所述基于排队模型对访存请求的排队延时进行建模中,在无优先级的状态下,一个新到达的访存请求必须等待先于其到达的其他访存请求服务完毕之后才能完成排队,则总等待时间的期望值即系统的平均排队延时为:
式中μ即队列平均服务时间,等同于存储器平均忙碌时间,λ为访存请求平均到达率,即访存请求平均到达间隔,定义为排队系统的服务率。
4.根据权利要求1所述的DDR存储系统访存延时的解析建模方法,其特征在于,所述存储器服务时间为一次访存请求对应的访存命令将占据DDR命令总线的时间。
5.根据权利要求1或4所述的DDR存储系统访存延时的解析建模方法,其特征在于,所述存储器服务时间的分类包括,两次访存请求都为行缓冲命中,存储器服务时间为tCCD;
第一次访存请求为行缓冲命中,第二次访存请求为行缓冲未命中,当第二次访存请求与第一次访存请求访问同一Bank时,存储器服务时间为tRTP,当第二次访存请求与第一次访存请求访问不同Bank时,存储器服务时间为tCK;
第一次访存请求为行缓冲未命中,第二次访存请求为行缓冲命中,存储器服务时间为tRP+tRCD+tCCD,其中,tRP为预充电命令到激活命令之间的最小时间间隔,tRCD为激活命令与读写命令之间的最小时间间隔;
两次访存请求都为行缓冲未命中,当两次访存请求访问同一Bank时,存储器服务时间为tRP+tRCD+tRTP,当两次访存请求访问不同Bank时,存储器服务时间为tRP+tRCD+tCK。
6.根据权利要求1所述的DDR存储系统访存延时的解析建模方法,其特征在于,所述存储器延时的访存模态包括:
行缓冲命中访问:控制器直接发出读命令,存储器在tCAS时间后返回数据,tCAS为列访问选通延时;
行缓冲未命中访问,且目标Bank处于空闲状态:控制器先发出激活命令,然后发出读命令,访存延时为tRCD+tCAS;
行缓冲未命中访问,且目标Bank处于激活状态:控制器先发出预充电命令,关闭已激活的行地址空间,然后发出激活命令与读命令,访存延时为tRP+tRCD+tCAS。
7.根据权利要求6所述的DDR存储系统访存延时的解析建模方法,其特征在于,行缓冲未命中时,忽略Bank处于空闲状态的情况,则DDR存储器延时简化为:
tML=RBH·tCAS+(1-RBH)·(tRP+tRCD+tCAS)
式中,RBH为行缓冲命中率。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学,未经东南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710366884.6/1.html,转载请声明来源钻瓜专利网。