[发明专利]半导体装置及其制造方法

说明书

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该半导体装置包括：半导体衬底；在该半导体衬底上的半导体鳍片；在该半导体鳍片上的栅极结构；在该半导体鳍片中且分别在该栅极结构两侧的第一凹陷和第二凹陷；位于该第一凹陷和该第二凹陷中的至少一个凹陷的底部和侧壁上的扩散阻挡层；以及在该扩散阻挡层上的电极。本发明中，在半导体装置的凹陷的底部和侧壁上形成了扩散阻挡层，电极形成在该扩散阻挡层上，该扩散阻挡层可以尽可能地减小电极内的P型掺杂物或N型掺杂物向沟道区扩散的可能性，从而可以尽量避免降低沟道区的载流子迁移率，改善短沟道效应，从而提高器件性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。

背景技术

目前，随着半导体器件的逐渐减小，短沟道效应(the short channel effect，简称为SCE)变成一个急需解决的问题。因而，为了改善核心器件的短沟道效应，目前已经建立了超浅和突变结。

为了增强器件性能，下一代技术的一个方向是使用FinFET(Fin Field-EffectTransistor，鳍式场效应晶体管)器件，该FinFET器件可以缓解短沟道效应。但是，FinFET的源区、漏区和带状掺杂区(halo doping)会使得一部分掺杂物向沟道区扩散，造成沟道区的低掺杂，这将降低沟道区的载流子迁移率，而且增加漏电流。目前可以通过优化LDD(Lightly Doped Drain，轻掺杂漏区)和带状掺杂形貌(halo doping profiles)来改善器件性能，但是这些方法所起到的效果有限。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

根据本发明的第一方面，提供了一种半导体装置，包括：半导体衬底；在所述半导体衬底上的半导体鳍片；在所述半导体鳍片上的栅极结构；在所述半导体鳍片中且分别在所述栅极结构两侧的第一凹陷和第二凹陷；位于所述第一凹陷和所述第二凹陷中的至少一个凹陷的底部和侧壁上的扩散阻挡层；以及在所述扩散阻挡层上的电极。

在一个实施例中，所述扩散阻挡层包含碳和/或氮。

在一个实施例中，在所述扩散阻挡层中，所述碳的掺杂浓度为1×10¹⁸atom/cm³到1×10²⁰atom/cm³；在所述扩散阻挡层中，所述氮的掺杂浓度为1×10¹⁹atom/cm³到1×10²⁰atom/cm³。

在一个实施例中，所述扩散阻挡层形成在所述第一凹陷和所述第二凹陷的底部和侧壁上；所述电极包括：在所述扩散阻挡层上且填充所述第一凹陷的抬升的源极和在所述扩散阻挡层上且填充所述第二凹陷的抬升的漏极。

在一个实施例中，所述扩散阻挡层包括：含氮的第一扩散阻挡层和/或含碳的第二扩散阻挡层。

在一个实施例中，所述第一扩散阻挡层在所述第一凹陷和所述第二凹陷的底部和侧壁上，所述第二扩散阻挡层在所述第一扩散阻挡层上；或者，所述第二扩散阻挡层在所述第一凹陷和所述第二凹陷的底部和侧壁上，所述第一扩散阻挡层在所述第二扩散阻挡层上。

在一个实施例中，所述扩散阻挡层的导电类型与所述电极的导电类型相同。

在一个实施例中，所述扩散阻挡层的厚度范围为8nm至35nm；所述第一扩散阻挡层的厚度范围为4nm至16nm；所述第二扩散阻挡层的厚度范围为4nm至16nm。

在一个实施例中，所述栅极结构包括：在所述半导体鳍片的一部分上的栅极电介质层、在所述栅极电介质层上的栅极以及在所述栅极侧面上的间隔物。

在一个实施例中，所述电极包含：碳和/或氮。