[发明专利]半导体结构

说明书

本发明实施例揭示一种半导体结构，其包含：衬底；栅极结构，其经安置于所述衬底上方；介电材料，其经安置于所述衬底和所述栅极结构上方；导电结构，其在所述介电材料内延伸；和空隙，其在所述介电材料内延伸且经安置于所述栅极结构上方。本发明实施例揭示的半导体结构，其性能能够得到有效的改良。

技术领域

本揭露涉及半导体结构。

背景技术

使用半导体装置的电子设备对于许多现代应用是必要的。随着电子技术的进展，半导体装置的大小变得愈来愈小同时具有更大的功能性和更大量的集成电路。半导体装置的制造通常涉及将许多组件安置于半导体衬底上方。介电材料或隔离结构用于将所述组件彼此电隔离。接着，通过在半导体衬底上方形成导电线而使所述组件互连。

归因于半导体装置的小型化规模，半导体衬底上方的组件密度继续增大，而组件之间的距离继续减小。许多制造操作在这一小型半导体装置内实施，且组件的隔离变得具有挑战。制造半导体装置的复杂度的增大可造成缺陷，例如不良电隔离、裂缝的产生或半导体装置的高良率损失。由于涉及具有不同材料的更多不同组件，故修改半导体装置的结构且改良制造操作存在许多挑战。

发明内容

在本揭露中，揭示一种半导体结构。所述半导体结构包含安置于栅极结构上方且延伸在介电材料内的空隙。所述空隙填充有空气，或处于真空中。所述空隙的存在可最小化所述半导体结构内的寄生电容。此外，所述空隙的体积可通过侧向移除所述介电材料的额外部分而放大。经放大空隙可进一步减小寄生电容。

在一些实施例中，一种半导体结构包含：衬底；栅极结构，其经安置于所述衬底上方；介电材料，其经安置于所述衬底和所述栅极结构上方；导电结构，其延伸在所述介电材料内；和空隙，其延伸在所述介电材料内且经安置于所述栅极结构上方。

在一些实施例中，空隙安置于栅极结构上方。在一些实施例中，空隙通过介电材料围封且密封。在一些实施例中，空隙的宽度对高度的比显著大于1:2。在一些实施例中，空隙包含在介电材料内伸长的主体部分和远离栅极结构的端部分，所述端部分与主体部分耦合且从主体部分远离栅极结构呈楔形。在一些实施例中，空隙包含栅极结构上方的第一部分、第一部分上方的第二部分和第一部分和第二部分上方的第三部分，第二部分安置于第一部分与第三部分之间，第二部分的宽度显著小于第一部分的宽度或第三部分的宽度。在一些实施例中，第一部分的宽度大体上相同于第三部分的宽度。在一些实施例中，第一部分的宽度或第三部分的宽度是约250nm到约450nm，且第二部分的宽度是约80nm到约220nm。在一些实施例中，导电结构与栅极结构和空隙相邻。在一些实施例中，导电结构与衬底或栅极结构电连接。在一些实施例中，空隙处于真空中或填充有空气或气体。在一些实施例中，栅极结构是晶体管或包含多晶硅。

在一些实施例中，一种半导体结构包含：衬底；栅极结构，其经安置于所述衬底上方；第一介电层，其经安置于所述衬底和所述栅极结构上方；第二介电层，其经安置于所述第一介电层上方；导电结构，其延伸穿过所述第一介电层和所述第二介电层且延伸在其等之内；第三介电层，其经安置于所述第二介电层和所述导电结构上方；和空隙，其经安置于所述栅极结构上方且从所述第一介电层延伸到所述第三介电层。

在一些实施例中，空隙包含：第一部分，其被第一介电层包围；第二部分，其经安置于第一部分上方且被第一介电层和第二介电层包围；第三部分，其经安置于第二部分上方且被第二介电层包围；和端部分，其经安置于第三部分上方且被第三介电层包围。在一些实施例中，端部分从第二介电层朝向第三介电层呈楔形。在一些实施例中，第二部分的体积显著小于第一部分的体积或第三部分的体积。在一些实施例中，半导体结构进一步包含：第一罩盖层，其经安置于第一介电层与第二介电层之间；或第二罩盖层，其经安置于第二介电层与第三介电层之间且经安置保形于第一介电层的侧壁或第二介电层的侧壁。

在一些实施例中，一种制造半导体结构的方法包含：接纳衬底；在衬底上方形成栅极结构；将介电材料安置于衬底和栅极结构上方；形成延伸在介电材料内的导电结构；形成经安置于栅极结构上方且延伸在介电材料内的空隙。