[发明专利]硅光电倍增器上重新图案化传输线

说明书

技术领域

本申请涉及硅光电倍增器阵列(silicon photomultiplier array)以及制造硅光电倍增器阵列的方法。

背景技术

存在采用包括微单元(例如，单光子雪崩二极管(single photon avalanche diode，SPAD))的光传感器在Geiger模式下操作来进行辐射检测的方法。这些方法中的某些方法已经在大面积器件中实现，例如可以在核探测器中使用。读出像素可以由微单元(microcells)阵列构成，其中每个单独的微单元可以经由100kΩ至1MΩ之间电阻的猝灭电阻器(a quenching resistor)连接到读出网络，其称为固态光电倍增器(solid state photomultiplier，SSPM)、硅光电倍增器(silicon photomultipliers，SiPM)、多像素光子计数(multi-pixel photon counting，MPPC)。当施加到硅光电倍增器(SiPM)的偏压高于击穿电压时，检测到的光子将产生雪崩，APD电容将放电到击穿电压，并且再充电电流将产生信号。

通常，与单个光电子(SPE)信号相关联的脉冲形状具有快速上升时间，随后是长下降时间。当检测到快速光脉冲(例如，数十纳秒的数量级)时，所述信号被聚集在形成SiPM器件的像素的大量微单元上。由于单个微单元响应使用检测到光脉冲进行卷积，所得的求和信号脉冲形状具有缓慢的上升时间(例如，几十纳秒)。因此，由于聚合信号对于给定光脉冲的上升时间缓慢，难以用这些器件实现良好的定时分辨率。

SiPM可以通过连接到器件的电线或者通过使用硅通孔(TSV)技术中实现的短垂直互连对像素输出进行电连接。微单元可以通过线路连接，并且通常每个微单元(像素)阵列的一个或几个焊盘可以用作输出(电线接合或TSV)。模拟SiPM通常需要前端电子设备来缓冲(和/或放大)来自SiPM的信号以用于进一步处理。

其上制造有SiPM的半导体晶片由于其高填充因子要求而具有有限的空间。这种有限的空间使得常规SiPM设备必须具有将单个微单元互连到光电检测器输出的窄电路线路。这些窄电路线路通常是高阻抗传输线，所述高阻抗传输线具有导致脉冲特征(形状、上升时间和下降时间)劣化的失配非连续性(mismatched discontinuities)。基于在光电倍增器阵列内的位置，不同的微单元之间可能具有不同的劣化(degradation)，从而使得检测到的光子事件之间的定时分辨率不准确。

发明内容

在一方面，提供一种硅光电倍增器阵列。包括：多个微单元，多个微单元在硅光电倍增器阵列中并位于硅晶片上，多个微单元以行和列布置；多个微单元中的每一个包括输出端口，并配置成提供具有脉冲特征的脉冲波形；与硅晶片层背表面接触的至少一个重新图案化介电层，硅晶片具有与所述背表面相对的有源表面；以及多个相应硅通孔(TSV)，多个相应硅通孔将硅晶片的有源表面上的所述多个微单元中的相应微单元的输出端口连接到设置在硅晶片的背表面上的所述至少一个重新图案化介电层上的多个相应电路线路。

优选地，硅光电倍增器阵列，包括构造为传输线的电路线路。

优选地，硅光电倍增器阵列，包括邻接至少一个重新图案化层的地平面层。

优选地，硅光电倍增器阵列中的介电层包括聚酰亚胺。

优选地，电路线路大体上包括铜、镍和金其中之一。

另一方面，提供一种制造硅光电倍增器阵列的方法，包括：在硅光电倍增器阵列中制造多个位于硅晶片上的微单元，多个微单元以行和列布置；在硅晶片的背表面上形成至少一个重新图案化介电层，所述背表面与所述硅晶片的有源表面相对；以及产生多个相应硅通孔(TSV)，多个相应硅通孔(TSV)将所述多个微单元中的相应微单元的所述输出端口连接到所述至少一个重新图案化介电层上的多个相应电路线路。

优选地，制造硅光电倍增器阵列的方法还包括应用重新图案化技术以产生所述介电表面。

优选地，优选地制造硅光电倍增器阵列的方法中重新图案化技术还包括应用液体聚酰亚胺。

优选地，制造硅光电倍增器阵列的方法还包括执行光刻图案化工艺和干法蚀刻工艺其中之一以制造所述TSV。

优选地，制造硅光电倍增器阵列的方法中多个相应电路线路中的每一个具有在约小于1微米到约大于10微米的范围内的厚度。

优选地，制造硅光电倍增器阵列的方法还包括通过蒸发沉积工艺和光刻工艺其中之一形成所述多个电路线路。

附图说明