[发明专利]模拟输入/输出单元的版图设计方法

说明书

本发明提供一种模拟输入/输出单元的版图设计方法，包括：纵向排列P型二极管组、第一N型二极管组及第二N型二极管组，各二极管组中的二极管水平布局；在最顶层的金属层对信号线进行布线并打孔，连接各二极管组中二极管的一极；在最底层的金属层对模拟电源线、模拟地线及数字地线进行布线并打孔，分别连接对应二极管组中二极管的另一极。本发明能够降低模拟输入/输出单元中的信号线上的寄生电容，改善芯片性能。

技术领域

本发明涉及芯片设计技术领域，尤其涉及一种模拟输入/输出单元的版图设计方法。

背景技术

输入/输出单元是芯片中的重要组成部分，直接影响信号传输的质量。由于布局布线的原因，信号线上会产生寄生电容，主要包括两部分：信号线对芯片衬底产生的寄生电容以及信号线对电源线、地线产生的寄生电容。对于模拟输入/输出单元，既要防护信号的静电放电，又要把信号直接传入或传出芯片，特别是针对高频信号的传输，要求信号线上的寄生电容越小越好。

现有的模拟输入/输出单元的结构示意图如图1所示，包括：P型二极管组D1、第一N型二极管组D2及第二N型二极管组D3，其中，P型二极管组D1包括并联的多个P型二极管，所述多个P型二极管的正极与信号线AIO连接，负极与模拟电源线AVDD连接；所述第一N型二极管组D2包括并联的多个N型二极管，所述多个N型二极管的正极与模拟地线AVSS连接，负极与所述信号线AIO连接；所述第二N型二极管组D3包括并联的多个N型二极管，所述多个N型二极管的正极与数字地线VSS连接，负极与所述信号线AIO连接。

针对上述模拟输入/输出单元，图2是目前信号线的一种常用布线形式示意图，各二极管组中的二极管竖直布局并利用底层金属层进行信号线布线，图3是对应图2的一种电源线和地线的布线形式示意图。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

现有的版图设计方法忽视了信号线上的寄生电容过大的问题，从而导致信号尤其是高频信号在经过模拟输入/输出单元时产生较大损耗，影响电路性能。

发明内容

本发明提供的模拟输入/输出单元的版图设计方法，能够降低模拟输入/输出单元信号线上的寄生电容。

本发明提供一种模拟输入/输出单元的版图设计方法，包括：

纵向排列P型二极管组、第一N型二极管组及第二N型二极管组，所述P型二极管组中的多个P型二极管水平布局且负极相互连接，所述第一N型二极管组中的多个N型二极管水平布局且正极相互连接，所述第二N型二极管组中的多个N型二极管水平布局且正极相互连接；

在最顶层的金属层对信号线进行布线，所述信号线分别与所述P型二极管组中的多个P型二极管的正极、所述第一N型二极管组中的多个N型二极管的负极以及所述第二N型二极管组中的多个N型二极管的负极存在交叠区域，在各交叠区域打孔；

在最底层的金属层对模拟电源线进行布线，所述模拟电源线与所述P型二极管组中的多个P型二极管的负极存在交叠区域，在所述交叠区域打孔；

在最底层的金属层对模拟地线进行布线，所述模拟地线与所述第一N型二极管组中的多个N型二极管的正极存在交叠区域，在所述交叠区域打孔；

在最底层的金属层对数字地线进行布线，所述数字地线与所述第二N型二极管组中的多个N型二极管的正极存在交叠区域，在所述交叠区域打孔。

可选地，所述在最顶层的金属层对信号线进行布线，所述信号线分别与所述P型二极管组中的多个P型二极管的正极、所述第一N型二极管组中的多个N型二极管的负极以及所述第二N型二极管组中的多个N型二极管的负极存在交叠区域包括：

在最顶层金属层与所述P型二极管组、第一N型二极管组及第二N型二极管组存在交叠的区域沿纵向布置一根信号线。