[发明专利]半导体装置、检测器件发热的方法及制造方法

说明书

本发明公开了一种半导体装置、检测器件发热的方法及制造方法，涉及半导体技术领域。该半导体装置包括：衬底，该衬底包括邻接的基区和集电区；在该衬底上的多个鳍片，该多个鳍片至少包括：在基区之上的隔离开的第一鳍片和第二鳍片；其中，第一鳍片包括与基区邻接的发射区；第二鳍片包括与基区邻接的第一区域；在第二鳍片上的第一栅极结构；以及分别在该第一栅极结构两侧且至少部分的位于第一区域中的第一源极和第一漏极。本发明提供了一种半导体装置，可以基于该半导体装置实现对器件发热情况的检测。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体装置、检测器件发热的方法及制造方法。

背景技术

随着MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)器件的尺寸逐渐减小，短沟道效应(the short channel effect，简称为SCE)成为一个关键问题。FINFET(Fin Field Effect Transistor，鳍片式场效应晶体管)器件对沟道电荷显示出比较好的栅极控制能力，从而可以进一步缩小CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件的尺寸。

然而，在3D(三维)器件中，由于比较窄的鳍片结构导致在鳍片中有比较差的热耗散，这将造成在FINFET器件中产生严重的自热(即自身发热)问题。而器件的可靠性将会受到自热效应的影响。自热将会导致器件的温度增加，而且由于晶格振动导致的电荷载流子的迁移率下降，将会导致驱动电流将会减小，漏电流增加，从而导致器件性能下降。目前，对自热效应的检测是一个比较大的挑战。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

根据本发明的第一方面，提供了一种半导体装置，包括：衬底，所述衬底包括邻接的基区和集电区；在所述衬底上的多个鳍片，所述多个鳍片至少包括：在所述基区之上的隔离开的第一鳍片和第二鳍片；其中，所述第一鳍片包括与所述基区邻接的发射区；所述第二鳍片包括与所述基区邻接的第一区域；在所述第二鳍片上的第一栅极结构；以及分别在所述第一栅极结构两侧且至少部分的位于所述第一区域中的第一源极和第一漏极。

在一个实施例中，所述集电区和所述发射区的导电类型分别与所述基区的导电类型相反；所述第一区域的导电类型与所述基区的导电类型相同。

在一个实施例中，所述半导体装置还包括：在所述第二鳍片上的第一伪栅极结构和至少部分的位于所述第一区域中的第一电极；其中，所述第一电极和所述第一栅极结构分别在所述第一伪栅极结构的两侧，所述第一伪栅极结构相比所述第一栅极结构更接近所述第一鳍片。

在一个实施例中，所述第二鳍片、所述第一栅极结构、所述第一源极和所述第一漏极一起作为第一MOS器件；其中，所述第一伪栅极结构被施加第一电位且所述衬底被施加第二电位以将所述第一MOS器件与所述基区电性隔离。

在一个实施例中，所述第一区域的导电类型为N型，则所述第一电位大于或等于所述第二电位；或者，所述第一区域的导电类型为P型，则所述第一电位小于或等于所述第二电位。

在一个实施例中，所述多个鳍片还包括：在所述集电区之上的第三鳍片，其中，所述第三鳍片包括与所述集电区邻接的第二区域，所述第二区域的导电类型与所述集电区的导电类型相同；所述半导体装置还包括：至少部分的在所述发射区中的第二电极，以及至少部分的在所述第二区域中的第三电极。