[发明专利]内插器、半导体封装和制造内插器的方法

说明书

一种制造内插器的方法包括：提供载体基板；在载体基板上形成单元再分布层，该单元再分布层包括导电通路插塞和导电再分布线；以及从单元再分布层去除载体基板。形成单元再分布层包括：形成包括第一通路孔图案的第一光敏图案层；在第一光敏图案层上形成第二光敏图案层，第二光敏图案层包括第二通路孔图案和再分布图案；用导电材料至少部分地填充第一通路孔图案、第二通路孔图案和再分布图案的内部；以及执行平坦化以使单元再分布层的顶表面变平。根据该方法，在导电结构下面没有底切发生并且在相邻的导电结构之间没有气泡，因而器件可靠性增强并且图案精确性被实现。

技术领域

本发明构思涉及内插器(interposer)、半导体封装、以及制造内插器的方法，更具体地，涉及内插器、半导体封装以及制造内插器的方法，该内插器能够提高器件可靠性并实现图案准确度，而在导电结构下面没有底切并且在相邻的导电结构之间没有气泡。

背景技术

随着半导体被高度地集成，也需要在集成印刷电路板方面的进步。在一些情况下，使用在其中用于再分布信号/数据的内插器被插入在半导体芯片与封装基板之间的封装结构。因为使用硅基板的内插器难以制造并且还很贵，所以还能够被大量生产的相对廉价的再分布(RDL)内插器会是合意的。

发明内容

根据本发明构思的一方面，提供一种制造内插器的方法，该方法包括：提供载体基板；在载体基板上形成单元再分布层，该单元再分布层包括导电通路插塞和导电再分布线；以及从单元再分布层去除载体基板，其中形成单元再分布层包括：形成包括第一通路孔图案的第一光敏图案层；在第一光敏图案层上形成第二光敏图案层，第二光敏图案层包括第二通路孔图案和再分布图案；用导电材料至少部分地填充第一通路孔图案、第二通路孔图案和再分布图案的内部；以及平坦化单元再分布层以形成平的顶表面。

根据本发明构思的另一方面，提供一种内插器，该内插器包括至少一个单元再分布层，其中所述至少一个单元再分布层包括导电通路插塞和导电再分布线，所述至少一个单元再分布层中的每个单元再分布层具有平的顶表面。

根据本发明构思的另一方面，提供一种半导体封装，该半导体封装包括：封装基板；以及安装在封装基板上的一个或更多个半导体器件，其中封装基板包括包含被掩埋在层间电介质中的导电通路插塞和导电再分布线的至少一个单元再分布层，以及导电通路插塞和导电再分布线的至少之一的侧壁和底表面用具有不同于导电通路插塞和导电再分布线的金属或多种金属的异质金属的异质金属层加衬。

根据本发明构思的又一方面，提供一种封装基板，该封装基板包括至少一个单元再分布层，其中所述至少一个单元再分布层包括被掩埋在有机绝缘材料中的导电通路插塞和导电再分布线，以及导电通路插塞和导电再分布线的至少之一的侧壁和底表面用具有不同于导电通路插塞和导电再分布线的金属或多种金属的异质金属的异质金属层加衬。

根据本发明构思的又一方面，提供一种制造内插器的方法，该方法包括：提供载体基板；在载体基板上形成单元再分布层，该单元再分布层包括导电通路插塞和导电再分布线；以及从单元再分布层去除载体基板，其中形成单元再分布层包括：在载体基板上形成第一光敏材料层；用包括用于打印第一通路孔图案的第一掩模图案的第一负掩模曝光第一光敏材料层；在曝光的第一光敏材料层上形成第二光敏材料层；用包括用于打印第二通路孔图案和第一再分布图案的第二掩模图案的第二负掩模曝光该曝光的第一光敏材料层和第二光敏材料层；显影被两次曝光的第一光敏材料层和被曝光的第二光敏材料层以形成包括第三通路孔图案和第二再分布图案的第一光敏图案层和第二光敏图案层；用导电材料至少部分地填充第三通路孔图案和第二再分布图案的内部；以及平坦化单元再分布层以形成平的顶表面。