[发明专利]内插器、半导体封装和制造内插器的方法

权利要求书

1.一种制造内插器的方法，所述方法包括：

提供载体基板；

在所述载体基板上形成单元再分布层，所述单元再分布层包括导电通路插塞和导电再分布线；以及

从所述单元再分布层去除所述载体基板，

其中所述单元再分布层的底表面形成所述内插器的底表面，以及

其中形成所述单元再分布层包括：

形成包括第一通路孔图案的第一光敏图案层，所述第一通路孔图案穿过所述第一光敏图案层的全部厚度；

在所述第一光敏图案层上形成第二光敏图案层，所述第二光敏图案层包括第二通路孔图案和再分布图案；

用导电材料至少部分地填充所述第一通路孔图案、所述第二通路孔图案和所述再分布图案的内部；以及

平坦化所述单元再分布层以形成平的顶表面。

2.根据权利要求1所述的方法，其中所述第一光敏图案层和所述第二光敏图案层包括负性的光敏聚合材料。

3.根据权利要求2所述的方法，其中所述第一光敏图案层和所述第二光敏图案层的至少之一包括光敏聚酰亚胺(PSPI)树脂。

4.根据权利要求1所述的方法，其中所述第二通路孔图案交叠所述第一通路孔图案。

5.根据权利要求4所述的方法，其中所述第二通路孔图案的内径小于所述第一通路孔图案的内径。

6.根据权利要求1所述的方法，其中所述导电通路插塞的顶表面、所述导电再分布线的顶表面和所述第二光敏图案层的顶表面共面。

7.根据权利要求1所述的方法，其中所述单元再分布层在所述载体基板上的所述形成被重复两次或更多次，以在所述单元再分布层上形成一个或更多个额外的单元再分布层。

8.根据权利要求7所述的方法，其中最上面的单元再分布层具有平的顶表面。

9.根据权利要求1所述的方法，其中所述第一光敏图案层仅包括所述第一通路孔图案。

10.根据权利要求1所述的方法，其中用于使所述单元再分布层的所述顶表面平的所述平坦化通过机械切削方法执行。

11.根据权利要求10所述的方法，包括：在形成所述单元再分布层的每个操作中执行所述机械切削方法以平坦化所述单元再分布层的所述顶表面。

12.根据权利要求1所述的方法，还包括：在用所述导电材料至少部分地填充所述第一通路孔图案、所述第二通路孔图案和所述再分布图案的所述内部之前并且在形成所述第二光敏图案层之后，烘烤所述第二光敏图案层。

13.根据权利要求12所述的方法，其中所述第二光敏图案层的所述烘烤在150℃至400℃的温度下执行1分钟至2小时。

14.根据权利要求1所述的方法，其中用所述导电材料至少部分地填充所述第一通路孔图案、所述第二通路孔图案和所述再分布图案的所述内部包括：

在所述第一通路孔图案、所述第二通路孔图案和所述再分布图案的暴露表面上形成籽晶层；以及

在所述籽晶层上生长导电层，

其中所述籽晶层形成在所述第一通路孔图案、所述第二通路孔图案和所述再分布图案的底表面和侧壁上。

15.根据权利要求14所述的方法，其中形成所述籽晶层通过溅射执行。