[发明专利]一种用于检测集成电路老化效应的传感器

说明书

本发明公开了一种用于检测集成电路老化效应的传感器，包括NBTI阈值提取电路、HCI阈值提取电路、第一减法电路、第二减法电路、第一电压转频率电路、第二电压转频率电路、第一缓冲器、第二缓冲器、第一计数器、第二计数器和脉冲产生电路，第一计数器和第二计数器分别具有清零端、输入端和输出端；NBTI阈值提取电路的输入端、HCI阈值提取电路的输入端和脉冲产生电路的输入端连接其连接端为传感器的输入端，NBTI阈值提取电路的输出端和第一减法电路的输入端连接，第一计数器的输出端为传感器的第一输出端，第二计数器的输出端为传感器的第二输出端；优点是可以同时就监测NBTI效应和HCI效应，鲁棒性较高。

技术领域

本发明涉及一种传感器，尤其是涉及一种用于检测集成电路老化效应的传感器。

背景技术

随着集成电路技术和信息安全技术的发展，越来越多的仪器上开始大规模的使用集成电路。晶体管特征尺寸的不断减小，电路老化效应造成的参数偏差对集成电路可靠性的影响日益突出，同时电路的老化问题也引起广泛重视。电子产品的失效率大致分为3个阶段，其失效特性曲线如图1所示。图1中，第一阶段为一系列不为人所了解的缺陷造成的失效率，从理论上的无限大值随使用寿命增加而下降；而第二阶段失效率比较低且保持稳定；第三阶段随着时间的进一步增加，由使用寿命引起的老化期，失效率又再次上升。

根据物理机制的不同，电路老化效应可分为负偏压温度不稳定(Negative BiasTemperature Instability,NBTI)、热载流子注入(Hot Carrier Injection,HCI)、时间相关电介质击穿(Time-Dependent Dielectric Breakdown,TDDB)以及电磁迁移(Electromigration,EM)等。在纳米CMOS工艺下，随着晶体管特征尺寸的不断缩小，栅氧厚度不断减小，而供电电压的下降却相对比较缓慢，NBTI效应和HCI效应已经成为影响集成电路服役期可靠性的首要因素。在这种情况下，非常薄的氧化层和较高的供电电压在晶体管的沟道内形成了很强的电场，进而加剧NBTI效应和HCI效应的影响。针对NBTI效应，文献《S.R.Nariani and C.T.Gabriel,“A simple wafer-level measurement for predictingoxide reliability,”IEEE Electron Device Lett.,vol.16,pp.242–244,1995.》中提出了一种统计方法来监测制造生产线中栅极氧化物层的产量，该技术在统计IC在制造时的氧化可靠性是有用的，但不能在整个生命周期内动态监测芯片的可靠性；文献《Y.Wang andN.G.Tarr,etc.,A Sensitive Floating Gate MOSFET Gamma Ray Dosimeter,IEEESensors 2003 Conference,Toronto,Canada,Vol.2,pp.1271-1276,2003.》中提出一种通过遥感监测IDDQ测试漏电流减少的方法，然而众所周知，IDDQ测试将会遭受未来技术上的局限性；文献《Bendali A,Audet Y.A 1-V CMOS current reference with temperatureand process compensation[J].IEEE Transactions on Circuits and Systems—I:Regular Papers,2007,54(7):1424-1429.》中提出了一种基于RO的监控电路，易于实现，并且工作环境上类似实际电路。然而，在RO运行监视电路期间，却没有HCI诱导因子，无法实现HCI效应监测。

鉴此，设计一种可以同时监测NBTI效应和HCI效应，鲁棒性较高的用于检测集成电路老化效应的传感器具有重要意义。

发明内容

本发明所要解决的技术问题是提供一种可以同时就监测NBTI效应和HCI效应，鲁棒性较高的用于检测集成电路老化效应的传感器。