[发明专利]使用PECVD沉积保形和低湿蚀刻速率的封装层的方法

说明书

技术领域

本发明总体上涉及半导体处理领域，更具体地涉及使用PECVD沉积保形和低湿蚀刻速率的封装层的方法。

背景技术

许多半导体器件制造工艺涉及形成诸如氮化硅和碳化硅之类的含硅膜。逻辑和存储器(诸如FinFET、MRAM和PCRAM)中的高级器件可以包括在低温下沉积的氮化硅和碳化硅膜，以避免对被处理衬底上的其它材料的损坏。含硅膜的一些沉积涉及等离子体增强化学气相沉积(PECVD)和/或原子层沉积(ALD)。

发明内容

这里提供了用于处理半导体衬底的方法和装置。一个方面涉及一种处理容纳在处理室中的衬底的方法，所述方法包括：在低于约400℃的衬底温度下将含硅前体和反应物引入所述处理室；在引入所述含硅前体和所述反应物的同时点燃第一等离子体并对第一等离子体施以脉冲，以产生自由基物质，以在所述衬底上形成含硅膜；以及在形成所述含硅膜之后，执行后处理操作，所述后处理操作包括：停止所述含硅前体的流和所述反应物的流；将后处理气体引入所述处理室；以及点燃第二等离子体以处理所述含硅膜，其中在对所述第一等离子体的所述施以脉冲期间的每个脉冲的持续时间介于约0.02ms和约5ms之间。在一些实施方式中，后处理气体选自氮、氨、氩、氦及其组合。

第一等离子体可以被施以脉冲介于500和2000之间的次数。

在多种实施方式中，所述后处理操作在含硅膜形成达到约20埃至约50埃的厚度之后进行。

在一些实施方式中，所述第二等离子体被点燃持续介于约10秒和约60秒之间的持续时间。

在多种实施方式中，所述含硅膜是氧化硅，并且后处理的含硅膜在100：1氢氟酸溶液中具有约50埃/分钟的湿蚀刻速率。

在多种实施方式中，所述含硅膜是氮化硅，并且后处理的含硅膜在100：1氢氟酸溶液中具有小于约20埃/分钟的湿蚀刻速率。

含硅膜可以是氮化硅、碳化硅和氧化硅中的任何一种。

含硅膜可以在约250℃和约350℃之间的温度下沉积。后处理操作可以在约250℃和约350℃之间的温度下进行。

在多种实施方式中，室具有在约2托和约10托之间的室压强。

在一些实施方式中，含硅膜沉积在磁性装置上。

第一和第二等离子体可以原位产生。

在多种实施方式中，使用双频等离子体发生器点燃第一和第二等离子体。在一些实施方式中，沉积的含硅膜是氮化硅，并且经后处理的所述氮化硅膜的氢含量小于约15a.u.。在一些实施方式中，含硅膜是氮化硅，并且氮化硅的密度为至少约2.6g/cm³。

在多种实施方式中，使用单频等离子体发生器点燃第一和第二等离子体。在一些实施方式中，所述沉积的含硅膜是氮化硅，并且经后处理的氮化硅膜的氢含量小于约26a.u.。在一些实施方式中，所述含硅膜是氮化硅，并且所述氮化硅的密度为至少约2.1g/cm³。

在多种实施方式中，将衬底图案化为具有约1：1至约60：1之间的深宽比的特征。在多种实施方式中，执行后处理操作以从含硅膜除去氢。在多种实施方式中，含硅膜作为封装层沉积在磁性装置上。

另一方面涉及一种用于处理包含半导体材料的半导体衬底的装置，所述装置包括：一个或多个处理室，其中至少一个处理室包括用于加热所述半导体衬底的加热基座；等离子体发生器；通入所述处理室的一个或多个气体入口和相关联的流控制硬件；以及控制器，其具有至少一个处理器和存储器，其中所述至少一个处理器和所述存储器彼此通信地连接，所述至少一个处理器至少与所述流控制硬件可操作地连接，以及所述存储器存储用于控制所述至少一个处理器以至少通过以下操作控制所述流控制硬件的计算机可执行指令：(i)将所述基座温度设定为低于约400℃的温度；(ii)将所述含硅沉积前体和反应物引入所述一个或多个处理室；(iii)当所述沉积前体和反应物被引入所述一个或多个处理室时，以脉冲方式点燃第一等离子体以形成含硅膜；以及(iv)周期性地停止所述含硅沉积前体和所述反应物的流并将后处理气体引入所述一个或多个处理室，并点燃第二等离子体以处理沉积的所述含硅膜。

具体而言，本发明的一些方面可以阐述如下：

1.一种处理容纳在处理室中的衬底的方法，所述方法包括：

在低于约400℃的衬底温度下将含硅前体和反应物引入所述处理室；

在引入所述含硅前体和所述反应物的同时点燃第一等离子体并对第一等离子体施以脉冲以产生自由基物质，以在所述衬底上形成含硅膜；以及