[发明专利]一种上电复位电路

说明书

技术领域

本发明属于半导体集成电路技术领域，具体涉及一种上电复位电路。

背景技术

上电复位电路在电路上电期间产生复位信号对系统进行复位，在很多高精度系统中，对系统复位信号和电源电压信号之间的延时有严格的要求，而目前的上电复位电路都只是会产生一个上电延时，而这个延时的精度都非常的低，已经无法满足高精度系统的要求。

发明内容

为解决现有上电复位电路的复位延时不精确的技术问题，本发明提供了一种精确度高的上电复位电路。

一种上电复位电路，包括：偏置电流产生模块和上电复位模块，偏置电流产生模块的输出U_OUT1接上电复位模块的输入IN。

进一步的，所述偏置电流产生模块包括：由第一PMOS晶体管P1、第一NMOS晶体管N1和第二NMOS晶体管N2构成的启动电路以及第二PMOS晶体管P2、第三PMOS晶体管P3、第三NMOS晶体管N3、第四NMOS晶体管N4和第一电阻R1构成的偏置电流电路；第一PMOS晶体管P1的源极接电源，栅极和漏极相连并与第一NMOS晶体管N1的漏极和第二NMOS晶体管N2的栅极相接；第一NMOS晶体管N1的源极接地，栅极与第四NMOS晶体管N4的栅极相接；第二NMOS晶体管N2的源极接地，漏极接第二PMOS管P2的漏极及第三NMOS管N3的漏极；第二PMOS晶体管P2的源极接电源，栅极和漏极连接并接第三PMOS晶体管P3的栅极；第三PMOS晶体管P3的源极接电源，漏极接第四NMOS晶体管N4的漏极并作为输出电压端Uout1；第三NMOS晶体管N3的漏极接第二PMOS晶体管P2的漏极，源极接地，栅极接第四NMOS晶体管N4的栅极；第四NMOS晶体管N4的漏极和栅极相连作为输出电压端Uout1，源极接第一电阻R1的一端，第一电阻R1的另一端接地。

进一步的，所述上电复位模块包括第四PMOS晶体管P11、第五PMOS晶体管P12、第五NMOS晶体管N10、第二电阻R2、电容C1和反相器INV1；第五NMOS晶体管N10的栅极接输入IN，源极接地，漏极接第四PMOS晶体管P11的栅极和漏极以及第五PMOS晶体管P12的栅极；第四PMOS晶体管P11的源极接电源；第五PMOS晶体管P12的源极接电源，漏极接第二电阻R2和电容C1的一端以及反相器的输入；第二电阻R2和电容C1的另一端接地；反相器INV1的输出接输出U_OUT2。

本发明的上电复位电路中，增加了偏置电流产生模块，利用偏置电流产生电路产生一路精准的偏置电流，然后利用这个偏置电流对电容进行充电，从而产生精确的复位延时，满足高精度系统的要求。

附图说明

图1是本发明实施方式提供的上电复位电路结构示意图；

图2是本发明实施方式提供的偏置电流产生模块电路结构示意图；

图3是本发明实施方式提供的上电复位模块电路结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

如图1所示，本发明提供的上电复位电路包括偏置电流产生模块1和上电复位模块2，偏置电流产生模块的输出U_OUT1接上电复位模块的输入IN。

如图2所示，偏置电流产生模块包括：由第一PMOS晶体管P1、第一NMOS晶体管N1和第二NMOS晶体管N2构成的启动电路以及第二PMOS晶体管P2、第三PMOS晶体管P3、第三NMOS晶体管N3、第四NMOS晶体管N4和第一电阻R1构成的偏置电流电路；第一PMOS晶体管P1的源极接电源，栅极和漏极相连并与第一NMOS晶体管N1的漏极和第二NMOS晶体管N2的栅极相接；第一NMOS晶体管N1的源极接地，栅极与第四NMOS晶体管N4的栅极相接；第二NMOS晶体管N2的源极接地，漏极接第二PMOS管P2的漏极及第三NMOS管N3的漏极；第二PMOS晶体管P2的源极接电源，栅极和漏极连接并接第三PMOS晶体管P3的栅极；第三PMOS晶体管P3的源极接电源，漏极接第四NMOS晶体管N4的漏极并作为输出电压端Uout1；第三NMOS晶体管N3的漏极接第二PMOS晶体管P2的漏极，源极接地，栅极接第四NMOS晶体管N4的栅极；第四NMOS晶体管N4的漏极和栅极相连作为输出电压端Uout1，源极接第一电阻R1的一端，第一电阻R1的另一端接地。