[发明专利]校准端接电阻的半导体存储器装置及端接电阻的校准方法

说明书

本专利申请要求于2016年6月20日提交到韩国知识产权局的第10-2016-0076702号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。

技术领域

发明构思的示例性实施例涉及一种半导体存储器系统，更具体地，涉及一种用于校准端接电阻的半导体存储器装置以及一种校准该半导体存储器装置的端接电阻的方法。

背景技术

沿着半导体存储器系统的传输路径传输的数据信号可能在传输路径的终端处被反射。反射的数据信号变为影响原始数据信号并降低原始数据信号质量的噪声。为了防止数据信号的反射，端接电阻器连接到传输路径的终端(例如，末端)。

端接电阻器可以通过将半导体存储器系统的内部的阻抗与半导体存储器系统的外部的阻抗进行匹配来减少数据信号的反射并防止数据信号的质量劣化。包括端接电阻器的端接电路可以用在具有高操作速度的动态随机存取存储器(DRAM)中。将端接电阻器连接到DRAM的内部的片内端接技术可以用于防止DRAM之间的信号干扰。

发明内容

根据发明构思的示例性实施例，存储器装置包括第一片内端接电路、第二片内端接电路、电压发生器和代码生成器。第一片内端接电路可以对应于数据输入缓冲器。第二片内端接电路可以对应于命令/地址缓冲器。电压发生器可以产生参考电压。代码生成器可以响应于参考电压产生片内端接电路中所选择的一个片内端接电路的电阻校准代码。电阻校准代码可以校准所选择的片内端接电路的电阻值。

根据发明构思的示例性实施例，在产生用于校准第一片内端接电路和第二片内端接电路的电阻值的存储器装置的电阻校准代码的方法中，所述方法包括：在代码生成器处产生用于第一片内端接电路的第一电阻校准代码，在代码生成器及电压发生器处将电阻校准代码的第一生成条件改变为用于第二片内端接电路的电阻校准代码的第二生成条件，在代码生成器处使用第二生成条件生成用于第二片内端接电路的第二电阻校准代码。

根据发明构思的示例性实施例，存储器装置的端接电阻校准电路包括第一片内端接电路、第二片内端接电路、控制电路、电压发生器、代码生成器和代码寄存器。第一片内端接电路被构造为响应于第一电阻校准代码进行操作。第二片内端接电路被构造为响应于第二电阻校准代码进行操作。控制电路被构造为响应于校准时钟信号和校准开始信号而产生更新信号、第一校准信号和第二校准信号。电压发生器被构造为响应于第一校准信号和第二校准信号而产生参考电压。代码生成器被构造为响应于参考电压而生成电阻校准代码。代码寄存器被构造为响应于电阻校准代码、第一校准信号、第二校准信号以及更新信号而生成第一电阻校准代码和第二电阻校准代码。代码生成器包括：第一上拉组，连接到第一节点；第二上拉组，连接到第二节点和第一上拉组；下拉组，连接在第二节点和地之间；第一比较器，被构造为比较第一节点的第一电压和参考电压；第二比较器，被构造为比较第二节点的第二电压和参考电压。

附图说明

通过参照附图详细地描述发明构思的示例性实施例，将更清楚地理解发明构思的上述和其它特征。

图1是示出根据发明构思的示例性实施例的端接电阻校准电路的框图。

图2是示出根据发明构思的示例性实施例的图1的端接电阻校准电路的操作的流程图。

图3是根据发明构思的示例性实施例的用于解释图1中示出的电压发生器的功能的图。

图4是示出根据发明构思的示例性实施例的图1的电压发生器的电路图。

图5是示出根据发明构思的示例性实施例的图1的代码生成器的框图。

图6是示出根据发明构思的示例性实施例的图5的上拉组的框图。

图7是根据发明构思的示例性实施例的用于解释图6的上拉组的功能的图。

图8是示出根据发明构思的示例性实施例的图5的下拉组的电路图。

图9是根据发明构思的示例性实施例的用于解释图8的下拉组的功能的图。

图10是示出根据发明构思的示例性实施例的图1的代码寄存器的框图。

图11是示出根据发明构思的示例性实施例的图1的端接电阻校准电路的操作的时序图。

图12是示出根据发明构思的示例性实施例的代码生成器的框图。

图13是示出根据发明构思的示例性实施例的图12的下拉组的电路图。

图14是示出根据发明构思的示例性实施例的代码生成器的框图。

图15是示出根据发明构思的示例性实施例的包括端接电阻校准电路的存储器装置的框图。

具体实施方式