[发明专利]校准端接电阻的半导体存储器装置及端接电阻的校准方法

权利要求书

1.一种存储器装置，所述存储器装置包括：

第一片内端接电路，对应于数据输入缓冲器；

第二片内端接电路，对应于命令/地址缓冲器；

电压发生器，被构造为产生参考电压；以及

代码生成器，被构造为响应于参考电压而产生第一片内端接电路和第二片内端接电路中所选择的一个片内端接电路的电阻校准代码，

其中，电阻校准代码校准所选择的片内端接电路的电阻值。

2.根据权利要求1所述的存储器装置，其中，第一片内端接电路和第二片内端接电路中的每个具有中心抽头端接形式、伪漏极开路形式或接地端接形式。

3.根据权利要求1所述的存储器装置，其中，代码生成器包括：

第一上拉电阻组，具有根据电阻校准代码中包括的上拉电阻校准代码确定的电阻值；

电阻器，用于与第一上拉电阻组一起对驱动电压进行分压以产生第一比较电压；

上拉代码计数器，被构造为使用第一比较电压和参考电压之间的比较结果校准上拉电阻校准代码；

第二上拉电阻组，具有根据上拉电阻校准代码确定的电阻值；

下拉电阻组，具有根据电阻校准代码中包括的下拉电阻校准代码确定的电阻值，下拉电阻组用来与第二上拉电阻组一起对驱动电压进行分压以产生第二比较电压；以及

下拉代码计数器，被构造为使用第二比较电压和参考电压之间的比较结果来校准下拉电阻校准代码。

4.根据权利要求3所述的存储器装置，其中，第一上拉电阻组和第二上拉电阻组中的每个包括并联连接的多个上拉电阻单元，其中，上拉电阻单元的电阻值根据上拉电阻校准代码来确定。

5.根据权利要求4所述的存储器装置，其中，第一上拉电阻组和第二上拉电阻组中的每个响应于控制信号选择所述多个上拉电阻单元的一部分用于操作，

其中，上拉电阻单元的电阻值对应于第一片内端接电路或第二片内端接电路的电阻值。

6.根据权利要求3所述的存储器装置，其中，下拉电阻组包括并联连接的多个下拉电阻单元，其中，下拉电阻单元的电阻值根据下拉电阻校准代码来确定。

7.根据权利要求6所述的存储器装置，其中，下拉电阻组响应于控制信号选择所述多个下拉电阻单元的一部分用于操作，

其中，下拉电阻单元的电阻值对应于第一片内端接电路或第二片内端接电路的电阻值。

8.根据权利要求1所述的存储器装置，所述装置还包括代码寄存器，代码寄存器被构造为响应于控制信号接收电阻校准代码并将电阻校准代码分为用于第一片内端接电路的第一电阻校准代码和用于第二片内端接电路的第二电阻校准代码。

9.根据权利要求8所述的存储器装置，其中，代码寄存器包括：

第一锁存器阵列，被构造为响应于控制信号存储第一电阻校准代码；

第二锁存器阵列，被构造为响应于控制信号存储第二电阻校准代码；

第三锁存器阵列，被构造为在代码生成器产生第一电阻校准代码和第二电阻校准代码之后以第一电阻校准代码更新存储在其中的校准代码；

第四锁存器阵列，被构造为在代码生成器产生第一电阻校准代码和第二电阻校准代码之后以第二电阻校准代码更新存储在其中的校准代码。

10.根据权利要求9所述的存储器装置，其中，第一锁存器阵列至第四锁存器阵列中的每个包括N个锁存器，N对应于电阻校准代码的位的数目。

11.根据权利要求1所述的存储器装置，所述存储器装置还包括控制电路，控制电路被构造为响应于时钟信号产生用于选择第一片内端接电路或第二片内端接电路的控制信号，

其中，控制信号确定电压发生器和代码生成器用于产生第一片内端接电路的电阻校准代码的第一操作时间，或者电压发生器和代码生成器用于产生第二片内端接电路的电阻校准代码的第二操作时间。

12.一种产生存储器装置的电阻校准代码的方法，该电阻校准代码用于校准第一片内端接电路和第二片内端接电路的电阻值，所述方法包括：

在代码生成器处产生用于第一片内端接电路的第一电阻校准代码；

在代码生成器及电压发生器处将电阻校准代码的第一生成条件改变为用于第二片内端接电路的电阻校准代码的第二生成条件，

在代码生成器处使用第二生成条件生成用于第二片内端接电路的第二电阻校准代码。