[发明专利]制造鳍的方法和包括鳍的半导体器件

说明书

本发明的实施例提供了一种制造包括FinFET的半导体器件的鳍的方法，包括：形成包括半导体衬底和加盖半导体鳍的结构，加盖半导体鳍被组织成至少第一集合和第二集合，第一集合的每个构件包含具有第一蚀刻灵敏度的第一盖，并且第二集合的每个构件包含具有第二蚀刻灵敏度的第二盖，第二蚀刻灵敏度不同于第一蚀刻灵敏度；以及从结构去除消除第一集合的选择构件和第二集合的选择构件。本发明的实施例还提供了一种包括鳍的半导体器件。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及制造鳍的方法以及包括鳍的半导体器件。

背景技术

半导体集成电路(IC)工业已经经历了快速发展。在IC演进过程中，功能密度(单位芯片面积中的互连器件的数量)通常在增加，同时几何尺寸(可使用制造工艺创建的最小组件(或线))减小。除了提供益处，这种按比例缩小工艺增加了处理和制造IC的复杂性。

为了增加功能密度，逻辑电路和嵌入式静态随机存取存储器(SRAM)通常集成至半导体器件中。为了满足较高的SRAM密度的需要，简单地按比例缩小半导体部件尺寸不再足够。例如，当以较小的半导体几何图形制造时，具有平面晶体管的传统的SRAM单元结构已经经历了器件性能的劣化和较高漏电流。用于满足这样的挑战的技术中的一种是使用具有鳍或多鳍结构的三维晶体管(例如，FinFET)。为了改善短沟道控制和面积减小，鳍结构尽可能的薄是所期望的。用于制造薄鳍结构的技术中的一种是间隔件光刻。例如，在芯轴图案的侧壁上构建间隔件。在去除芯轴图案之后，间隔件成为用于在形成鳍结构中蚀刻硅衬底的蚀刻掩模。芯轴图案和间隔件的尺寸控制鳍结构的宽度和间距。对于嵌入式FinFET SRAM，对芯轴图案和间隔件的临界尺寸(CD)一致性的严格控制是设计挑战。

发明内容

根据本发明的一个方面，提供了一种制造半导体器件的鳍的方法，所述方法包括：形成结构，所述结构包括半导体衬底和多个加盖半导体鳍，所述多个加盖半导体鳍被组织成至少第一集合和第二集合；所述第一集合的每个构件均包含具有第一蚀刻灵敏度的第一盖；和所述第二集合的每个构件均包含具有第二蚀刻灵敏度的第二盖，所述第二蚀刻灵敏度不同于所述第一蚀刻灵敏度；以及从所述结构中去除所述第一集合的选择构件和所述第二集合的选择构件。

根据本发明的另一方面，提供了一种制造半导体器件的鳍的方法，所述方法包括：构建结构，所述结构包括半导体衬底和多个加盖半导体鳍，所述多个加盖半导体鳍被组织成至少第一集合和第二集合；所述第一集合的每个构件包含具有第一蚀刻灵敏度的第一盖；以及所述第二集合的每个构件包含具有第二蚀刻灵敏度的第二盖，所述第二蚀刻灵敏度不同于所述第一蚀刻灵敏度；在所述第二集合的未选择构件上方形成第一掩模；利用适于所述第二蚀刻灵敏度的第二蚀刻剂蚀刻所述第二集合的所述选择构件以从所述第二集合的每个选择构件去除所述第二盖，得到第二脱盖鳍；去除所述第一掩模；在所述第一集合的未选择构件上方形成第二掩模；利用适于所述第一蚀刻灵敏度的第一蚀刻剂蚀刻所述第一集合的所述选择构件和以从所述第一集合的每个选择构件去除所述第一盖，得到第一脱盖鳍；去除所述第二掩模；以及从所述结构去除所述第一脱盖鳍和所述第二脱盖鳍。

根据本发明的又一方面，提供了一种半导体器件，包括：多个鳍；其中：在所述多个鳍中，至少第一集合的鳍是平行的；在所述多个鳍中，至少第二集合的鳍是共线的；以及对于具有第一鳍厚度和第二鳍厚度的所述多个鳍的任何给定的第一鳍和第二鳍，所述第二鳍厚度小于所述第一鳍厚度正负约50％。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最好地理解本发明的各个实施例。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。此外，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。

图1是根据本发明的至少一个实施例的制造包括FinFET的半导体器件的鳍的方法100的流程图。

图2A至图2S是根据本发明的至少一个实施例的在包括FinFET的半导体器件的鳍的制造中的各个阶段的截面图。