[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：基底，基底包括第一区和第二区；在基底上形成介质层，第一区介质层内具有第一开口，第二区介质层内具有第二开口，第二开口深宽比大于第一开口深宽比；采用多次原子层沉积步骤在第一开口和第二开口内形成功函数层，原子层沉积步骤包括：在第一开口和第二开口内形成第一前驱体膜；采用第一通气工艺通入第二前驱体，部分第二前驱体与第一前驱体膜反应，第一通气工艺具有第一通气时间；采用第一抽气工艺去除未反应的第二前驱体，第一抽气工艺具有第一抽气时间；多次原子层沉积步骤中，多次第一通气工艺的第一通气时间依次降低；多次第一抽气工艺的第一抽气时间依次增加。所形成晶体管的阈值电压符合设计要求。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的不断进步，半导体器件的集成度不断提高，这就要求在一块芯片上能够形成更多的晶体管。

阈值电压是晶体管的重要参数，对晶体管的性能具有重要影响。不同功能的晶体管往往对阈值电压具有不同的要求，在形成不同晶体管的过程中，需要对不同晶体管的阈值电压进行调节。为了对不同晶体管的阈值电压进行调节，往往在晶体管的栅介质层表面形成功函数层。通过对功函数层的厚度和材料的选择能够使晶体管具有不同的阈值电压。

然而，现有技术形成的晶体管的阈值电压很难满足设计要求。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以形成符合阈值电压要求的晶体管。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区和第二区；在所述基底上形成介质层，所述第一区介质层内具有第一开口，所述第二区介质层内具有第二开口，所述第二开口的深宽比大于第一开口的深宽比；采用多次原子层沉积步骤在所述第一开口和第二开口的侧壁和底部表面形成功函数层，每次原子层沉积步骤包括：在所述第一开口和第二开口内形成第一前驱体膜；采用第一通气工艺通入第二前驱体，部分所述第二前驱体与所述第一前驱体膜反应，所述第一通气工艺具有第一通气时间；采用第一抽气工艺去除未与第一前驱体膜反应的第二前驱体，形成功函数材料膜，所述第一抽气工艺具有第一抽气时间；在所述多次原子层沉积步骤中，多次第一通气工艺的第一通气时间依次减少；多次第一抽气工艺的第一抽气时间依次增加。

可选的，所述功函数层用于形成NMOS晶体管，所述功函数层的材料为钛铝。

可选的，所述功函数层的总厚度为：30埃～70埃。

可选的，所述功函数层包括：多层堆叠的功函数材料膜；所述功函数材料膜的层数为：10层～20层。

可选的，所述第一开口的形成步骤包括：在所述第一区基底上形成第一伪栅结构；在所述第一伪栅结构两侧的基底内分别形成第一源漏区；在所述第一区基底、第一源漏区上和第一伪栅结构的侧壁上形成介质层，所述介质层的顶部表面暴露出所述第一伪栅结构的顶部表面；去除第一伪栅结构，在所述第一区介质层内形成第一开口。

可选的，所述第二开口的形成步骤包括：在所述第二区基底上形成第二伪栅结构；在所述第二伪栅结构两侧的基底分别内形成第二源漏区；在所述第二区基底、第二源漏区上和第二伪栅结构的侧壁上形成介质层，所述介质层的顶部表面暴露出所述第二伪栅结构的顶部表面；去除第二伪栅结构，在所述第二区介质层内形成第二开口。

可选的，形成所述功函数层的过程中，所述多次原子层沉积步骤的次数为：10次～20次。

可选的，所述第一前驱体膜的形成步骤包括：采用第二通气工艺向第一开口和第二开口内通入第一前驱体，部分所述第一前驱体吸附于第一开口和第二开口的侧壁和底部表面，所述第二通气工艺具有第二通气时间；采用第二抽气工艺去除未吸附于第一开口和第二开口侧壁和底部的第一前驱体，形成第一前驱体膜，所述第二抽气工艺具有第二抽气时间。