[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底包括第一区和第二区；

在所述基底上形成介质层，所述第一区介质层内具有第一开口，所述第二区介质层内具有第二开口，所述第二开口的深宽比大于第一开口的深宽比；

采用多次原子层沉积步骤在所述第一开口和第二开口的侧壁和底部表面形成功函数层，每次原子层沉积步骤包括：

在所述第一开口和第二开口内形成第一前驱体膜；

采用第一通气工艺通入第二前驱体，部分所述第二前驱体与所述第一前驱体膜反应，所述第一通气工艺具有第一通气时间；

采用第一抽气工艺去除未与第一前驱体膜反应的第二前驱体，形成功函数材料膜，所述第一抽气工艺具有第一抽气时间；

在所述多次原子层沉积步骤中，多次第一通气工艺的第一通气时间依次减少，多次第一抽气工艺的第一抽气时间依次增加。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述功函数层用于形成NMOS晶体管，所述功函数层的材料为钛铝。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述功函数层的总厚度为：30埃～70埃。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述功函数层包括：多层堆叠的功函数材料膜；所述功函数材料膜的层数为：10层～20层。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的形成步骤包括：在所述第一区基底上形成第一伪栅结构；在所述第一伪栅结构两侧的基底内分别形成第一源漏区；在所述第一区基底、第一源漏区上和第一伪栅结构的侧壁上形成介质层，所述介质层的顶部表面暴露出所述第一伪栅结构的顶部表面；去除第一伪栅结构，在所述第一区介质层内形成第一开口。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二开口的形成步骤包括：在所述第二区基底上形成第二伪栅结构；在所述第二伪栅结构两侧的基底内分别形成第二源漏区；在所述第二区基底、第二源漏区上和第二伪栅结构的侧壁上形成介质层，所述介质层的顶部表面暴露出所述第二伪栅结构的顶部表面；去除第二伪栅结构，在所述第二区介质层内形成第二开口。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述功函数层的过程中，所述多次原子层沉积步骤的次数为：10次～20次。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一前驱体膜的形成步骤包括：采用第二通气工艺向第一开口和第二开口内通入第一前驱体，部分所述第一前驱体吸附于第一开口和第二开口的侧壁和底部表面，所述第二通气工艺具有第二通气时间；采用第二抽气工艺去除未吸附于第一开口和第二开口侧壁和底部的第一前驱体，形成第一前驱体膜，所述第二抽气工艺具有第二抽气时间。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二通气工艺的参数包括：第一前驱体包括TiCl₄，第一前驱体的通入流量为50标准毫升/分钟～150标准毫升/分钟，第二通气时间为5秒～10秒；第二抽气工艺的参数包括：第一前驱体被抽出的流量为2000标准毫升/分钟～4000标准毫升/分钟，第二抽气时间为5秒～15秒。

10.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述功函数层的过程中，多次第二通气工艺相同，多次第二抽气工艺相同。

11.如权利要求4所述的半导体结构的形成方法，其特征在于，所述多层堆叠的功函数材料膜包括位于第一开口和第二开口侧壁和底部表面的第一功函数膜、以及位于第一功函数膜表面的若干层堆叠的第二功函数膜；若干层堆叠的第二功函数膜的层数为9层～19层。