[发明专利]基于SPI界面的多内存协作结构

说明书

本发明提供一种基于SPI界面的多内存协作结构，包括第一内存、第二内存、与控制模块，于一实施例中，所述控制模块分别传输至第一、第二内存的第一、第二作动指令的指令编码不同。于另一实施例中，所述第一作动指令具有预选指令编码与备选指令编码，所述第二作动指令具有第二指令编码，其中，所述预选指令编码与备选指令编码不同，且所述预选指令编码与所述备选指令编码的其中至少一个与所述第二指令编码不同。藉此，本发明仅需设置一个内存选择端口即可避免不同内存之间的信号冲突，可降低制造成本。

技术领域

本发明涉及一种基于SPI界面的多内存协作结构，更详而言之，指一种仅需设置一个内存选择端口的多内存协作结构。

背景技术

随着微小型电子设备的应用越来越普遍(如可穿戴式电子设备)，可将多个内存封装于同一封包内的多芯片封装结构因具有产品体积较小以及制造成本较低等优点，也随之在市场上越来越流行。

MCP(多芯片封装Multi Chip Package)是一种半导体统级封装及多芯片封装新技术的延伸，可用于将多种内存堆栈封装成1颗MCP芯片(如：1Mb SPI SRAM+1Mb SPI flash)，可适用于各类手持式及微型化电子产品，如智能型穿戴设备、数字相机、数字摄影机、智能型手机、卫星导航统以及平板计算机等。

然而，若将两个以上SPI内存芯片直接整合于同一封装结构中，常会因无法判断是哪一个SPI内存芯片在执行访问操作而发生芯片间的设备冲突，因此，若同一多芯片封装结构内具有2个以上SPI储存设备时，亦即，SPI I/O总线连接有2个以上的SPI储存设备时，则需针对每一个SPI储存设备分别设置一对应的片选引脚，以提供判断是哪一个SPI内存芯片在执行访问操作。

具体而言，请配合参阅图1，其显示了一习知技术的多内存协作结构10(即前述之MCP芯片)，其中，多内存协作结构10具有第一内存11a、第二内存11b、第三内存11c，控制模块13除设置有多个通讯端口132之外，针对前述各内存分别设置有对应之片选引脚，如图所示，CS埠(CS1)131a用于连接第一内存11a、CS端口(CS2)131b用于连接第二内存11b、CS端口(CS3)131c则用于连接第三内存11c，藉此以避免不同内存之间的讯号冲突问题。然而，上述的设计架构无疑会增加芯片的封装尺寸，亦可能提高其制造成本。

综上所述，如何克服上述习知技术中存在缺陷，即为本案待解决的技术课题。

发明内容

鉴于上述先前技术之种种问题，本发明之主要目的在于提供一种基于SPI界面的多内存协作结构，仅需设置一个内存选择端口即可避免不同内存之间的讯号冲突问题。

本发明之另一目的在于提供一种基于SPI界面的多内存协作结构，可有效降低制造成本并缩小封装体积。

为达到上述目的以及其他目的，本发明的第一实施例提供一种基于SPI界面的多内存协作结构，包括：至少一第一内存；至少一第二内存；以及具有内存选择端口与控制IO端口的控制模块，其中，所述内存选择端口的设置数量为一个；所述内存选择端口连接通讯线路的一端，而所述通讯线路的另一端分别连接所述第一内存与所述第二内存，选择致能所述第一内存及所述第二内存；以及所述控制IO埠，提供复数第一作动指令与复数第二作动指令，所述复数第一作动指令分别传输给所述第一内存，而令所述第一内存进行对应的作动，所述复数第二作动指令分别传输给所述第二内存，而令所述第二内存进行对应的作动，其中，所述复数第一作动指令与复数第二作动指令的指令编码不同。