[发明专利]静电放电保护元件与静电放电方法

说明书

本发明提供一种静电放电保护元件与一种静电放电方法。静电放电保护元件包括第一阱区、第二阱区以及第四掺杂区至第六掺杂区。第一阱区与第二阱区位于基底中。第一阱区具有第一掺杂区至第三掺杂区，以构成第一晶体管。第二阱区位于第一阱区的一侧。第四掺杂区至第六掺杂区位于第二阱区中。第四掺杂区与第三掺杂区接触，且第四掺杂区的导电型态与第三掺杂区的导电型态相同。第五掺杂区、第二阱区以及基底构成第二晶体管。第二晶体管的导电型态与第一晶体管的导电型态互补。第五掺杂区位于第四掺杂区与第六掺杂区之间。

技术领域

本发明是有关于一种静电放电保护元件，且特别是有关于一种硅控整 流器。

背景技术

静电放电保护元件广泛地应用于电子元件中，用以防止电子元件接收 到异常的高电压而造成损坏。硅控整流器(silicon controlled rectifier；SCR) 为一种常见的静电放电保护装置，且具有面积小以及耐压高等优点。

然而，一般的硅控整流器具有触发电压(trigger voltage)大以及保持 电压(holding voltage)小的缺点。因此，异常的高电压虽然未超过硅控整 流器的触发电压，其仍可能造成电子元件的损坏。此外，若硅控整流器的 保持电压小于电子元件的操作电压，则可能在导通硅控整流器时引发闩锁 效应。具体来说，硅控整流器被触发之后无法返回正常的操作状态，而产 生瞬间的大电流。因此，造成电子元件的损坏。

发明内容

本发明提供一种静电放电保护元件与静电放电方法，可避免产生闩锁 效应。

本发明的静电放电保护元件包括第一阱区、第二阱区第四掺杂区、第 五掺杂区以及第六掺杂区。第一阱区位于基底中，且具有第一掺杂区、第 二掺杂区以及第三掺杂区，以构成第一晶体管。第二阱区位于第一阱区的 一侧的所述基底中。第四掺杂区、第五掺杂区与第六掺杂区位于第二阱区 中。第四掺杂区与第三掺杂区接触，且第四掺杂区的导电型态与第三掺杂 区的导电型态相同。第五掺杂区、第二阱区以及基底构成第二晶体管。第 二晶体管的导电型态与第一晶体管的导电型态互补。第五掺杂区位于第四 掺杂区与第六掺杂区之间。

在本发明的一实施例中，上述的基底、第一阱区、第一掺杂区、第五 掺杂区可具有第一导电型。第二阱区、第二掺杂区、第三掺杂区、第四掺 杂区以及第六掺杂区可具有第二导电型。

在本发明的一实施例中，上述的第二掺杂区可位于第一掺杂区与第三 掺杂区之间。

在本发明的一实施例中，上述的第三掺杂区自相对第四掺杂区的一侧 至接触第四掺杂区的另一侧的宽度对于第四掺杂区自接触第三掺杂区的 一侧至相对第三掺杂区的另一侧的宽度的比值可在1至4的范围中。

在本发明的一实施例中，上述的静电放电保护元件更可包括第一堆叠 结构。第一堆叠结构位于第二掺杂区与第三掺杂区之间的第一阱区上。第 一堆叠结构包括依续堆叠于所述基底上的第一绝缘层与第一导体层。

在本发明的一实施例中，上述的静电放电保护元件更可包括第一隔离 结构与第二隔离结构。第一隔离结构位于第一掺杂区与第二掺杂区之间。 第一掺杂区位于第一隔离结构与第二隔离结构之间。

在本发明的一实施例中，上述的第一掺杂区、第二掺杂区以及第一导 体层可电性连接于阴极。第三掺杂区、第四掺杂区、第五掺杂区以及第六 掺杂区可电性连接于阳极。

在本发明的一实施例中，上述的第一阱区的上视图案可环绕第二阱区 的上视图案。

在本发明的一实施例中，上述的静电放电保护元件更可包括第七掺杂 区、第八掺杂区以及第九掺杂区。第一掺杂区、第二掺杂区以及第三掺杂 区位于第二阱区的第一侧，且第七掺杂区、第八掺杂区以及第九掺杂区位 于第二阱区的第二侧。第一侧与第二侧彼此相对。第七掺杂区、第八掺杂 区以及第九掺杂区构成另一晶体管，其导电型态与第一晶体管的导电型态 相同。