[发明专利]半导体封装结构及其制造方法

说明书

本发明提供一种半导体封装结构，其包括线路载板、至少一芯片以及封装层。线路载板包括介电层、多个导电柱、线路层以及多个保护层。这些导电柱贯穿介电层。各个导电柱具有相对的第一端部与第二端部。第二端部凸出于介电层。线路层位于介电层上。线路层与第一端部连接。这些保护层分别包覆导电柱的第二端部。保护层的材质与导电柱的材质不同。芯片设置于介电层上。芯片与线路层位于介电层的同一侧。芯片电性连接于线路层。封装层设置于介电层上且包覆芯片。另提出一种半导体封装结构的制造方法。

技术领域

本发明涉及一种封装结构及其制造方法，尤其涉及一种半导体封装结构及其制造方法。

背景技术

随着科技的进步，市面上所推出的电子产品的尺寸也不断缩减，朝向轻薄短小且携带方便的趋势发展。为满足电子产品朝向轻薄化的发展趋势，设置于电子产品内的半导体封装结构的尺寸也不断缩减。

现有技术中，半导体封装结构的封装基板是由核心层与对称设置于核心层的相对两侧的线路层所构成，其整体结构的厚度不易缩减，难以满足电子产品朝向轻薄化的发展趋势。因此，遂有无核心层(coreless)的半导体封装结构被提出，其制作步骤如下：首先，在载板上形成第一导电金属层。接着，形成介电层于第一导电金属层上，并形成贯穿介电层的导通孔，其中导通孔连接第一导电金属层。接着，形成第二导电金属层于介电层上，其中第一导电金属层与第二导电金属层分别位于介电层的相对两侧，且第二导电金属层连接导通孔。接着，形成防焊层于第二导电金属层上，且局部暴露出第二导电金属层。接着，通过打线接合(wire bonding)或覆晶接合(Flip-Chip)等方式使芯片电性连接于第二导电金属层，并形成封装层于防焊层上，以至少包覆芯片以及芯片与第二导电金属层的电性接合处。之后，移除载板。至此，无核心层的半导体封装结构的制作已大致完成。

以具有单层线路的无核心层的半导体封装结构为例，在移除载板后，可进一步通过蚀刻的方式移除第一导电金属。之后，形成焊料凸块于导通孔上并进行回焊制程(ReflowProcess)以形成焊球(solder ball)，且焊球与第二导电金属层分别位于介电层的相对两侧。然而，在前述制作过程中，移除第一导电金属时的蚀刻深度不易控制，且容易影响到后续推球试验(Ball Shear Test)与拉球试验(Ball Pull Test)的结果。因此，如何简化无核心层的半导体封装结构的制作流程，以提高其制作效率与良率，俨然成为当前亟待解决的问题之一。

发明内容

本发明提供一种半导体封装结构的制造方法，其可以提高其制作效率与良率。

本发明提供一种半导体封装结构，其具有良好的可靠度。

本发明提出一种半导体封装结构，包括线路载板、至少一芯片以及封装层。线路载板包括介电层、多个导电柱、线路层以及多个保护层。导电柱贯穿介电层。各个导电柱具有相对的第一端部与第二端部。第二端部凸出于介电层。线路层位于介电层上。线路层与第一端部连接。多个保护层分别包覆导电柱的第二端部。保护层的材质与导电柱的材质不同。芯片设置于介电层上。芯片与线路层位于介电层的同一侧。芯片电性连接于线路层。封装层设置于介电层上且包覆芯片。

本发明提出一种半导体封装结构的制造方法，其包括至少以下步骤。提供基材。在基材上形成多个凹陷。在各个凹陷内分别形成保护层。在各个保护层上分别形成导电柱。在基材上形成介电层，其中介电层与导电柱位于基材的同一侧，且介电层暴露出导电柱。在介电层上形成线路层，其中线路层与基材位于介电层的相对两侧，且线路层与导电柱电性连接。设置至少一芯片于介电层上，并使芯片电性连接于线路层。形成封装层于介电层上，且封装层包覆芯片。移除基材，以暴露出保护层。

基于上述，本发明的半导体封装结构的制造方法可使贯穿介电层的导电柱的其中一端部凸出于介电层外，且前述端部被保护层所包覆。进一步而言，前述端部可作为后续半导体封装结构与外部元件电性接合的接点，也就是说，本发明的半导体封装结构无需额外设置焊球，故能简化制作上的流程而提高制作效率与良率。