[发明专利]一种薄膜晶体管及其制作方法、阵列基板、显示装置

说明书

本发明实施例提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，涉及显示技术领域，能够解决现有的薄膜晶体管对像素电容的充电率较低导致像素电容充电不足而影响显示器显示品质的问题。包括：栅极、栅绝缘层、有源层、源极和漏极，位于源极和漏极之间的有源层用于形成主沟道。漏极包括第一漏极和至少一个第二漏极，第一漏极和源极之间的有源层、第二漏极和源极之间的有源层用于形成主沟道的不同部分，第一漏极为信号输入电极，且位于第一漏极和第二漏极之间的有源层用于形成辅助沟道，其中，辅助沟道的沟道长度小于等于主沟道的沟道长度。

技术领域

本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置。

背景技术

在LCD(液晶显示器)或OLED(有机发光二极管)显示器中，每个像素点都是由集成在像素点后面的TFT(Thin Film Transistor，薄膜晶体管)来驱动的，从而可以做到高速度、高亮度、高对比度的显示画面。

TFT(Thin Film Transistor，薄膜晶体管)的功能是一个连接数据线和像素的开关，在栅极的控制下，漏极的数据线通过薄膜晶体管向每一个源极对应的像素电容实施充放电。开态时，漏极与源极之间接通，开态电流通过源极和漏极之间的有源层形成的沟道向像素电容充电，关态时，漏极与源极之间断开，停止向像素电容充电。

为了保证显示器的高分辨率和显示图像的变化流畅，薄膜晶体管的开态充电时间较短，短时间内像素电容的充电不足是影响显示器显示品质的一大难题。为了提高像素电容的充电率，通常可以通过增大薄膜晶体管的W/L值(宽长比值)来实现，以U型结构的薄膜晶体管为例，如图1所示，U型结构的薄膜晶体管的漏极10包括有两个条形臂102，以及将两个条形臂102的端部相连接的连接臂101，位于源极20和漏极10之间的有源层30形成沟道40，沟道40也为U型结构，延长条形臂102的自由端的长度，能够通过增大W提高沟道宽长比W/L，但是延长条形臂102的自由端长度会导致像素开口率降低，从而影响像素透过率，增加背光功耗，而且，薄膜晶体管的漏极10与栅极50的投影重叠部分会在关态时产生寄生电容，投影重叠部分越大，则产生的寄生电容越大，对于逐行扫描开启的信号线，在信号向开态的薄膜晶体管传输时，在同一信号线上其他关态薄膜晶体管上产生的寄生电容会增大该开态薄膜晶体管上对源极20对应的像素电容60充电时的负载，从而反过来又降低了像素电容60的充电率。另一方面，还可以通过减小沟道40的沟道长度L，从而提高沟道宽长比W/L，但是受到技术条件限制，沟道长度L所能够减小的范围有限，不能小于加工精度的最小值，否则无法实现。

发明内容

本发明实施例提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，能够解决现有的薄膜晶体管对像素电容的充电率较低导致像素电容充电不足而影响显示器显示品质的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的一方面，提供一种薄膜晶体管，包括：栅极、栅绝缘层、有源层、源极和漏极，位于源极和漏极之间的有源层用于形成主沟道。漏极包括第一漏极和至少一个第二漏极，第一漏极和源极之间的有源层、第二漏极和源极之间的有源层用于形成主沟道的不同部分，第一漏极为信号输入电极，且位于第一漏极和第二漏极之间的有源层用于形成辅助沟道，其中，辅助沟道的沟道长度小于等于主沟道的沟道长度。

优选的，漏极包括多个第二漏极，第一漏极与每一个第二漏极之间均分别形成有辅助沟道。

优选的，辅助沟道的沟道长度在2μm-5μm之间。

进一步的，第二漏极靠近主沟道一侧的宽度大于等于背离主沟道一侧的宽度。

优选的，辅助沟道与主沟道之间的夹角角度在30°-60°之间或90°。