[发明专利]一种电子耳蜗刺激器芯片防静电测试方法

说明书

技术领域

本发明属于医疗器械领域，特别涉及一种电子耳蜗刺激器芯片防静电测试方法。

背景技术

在电子耳蜗系统中，植入体的刺激器是核心部件，它是一块印制电路板(PCB)，上面已经焊接好了芯片和各种分立元器件，在对刺激器的运输、组装、与壳体整体焊接等生产过程中，它是直接或者间接暴露在空气中的，因此不可避免会受到人体静电放电的影响，而其中尤以对静电放电最敏感的芯片管脚影响最大，这些芯片的管脚在刺激器上与电容一端焊在一起，而电容的另一端会最终与电极焊接。而在生产环节的电气性能测试中经常发现电极的电学功能失效，说明做为电极的唯一电学通路--通过电容与电极相连的芯片管脚，在生产操作过程中被人体静电打坏了，需要对刺激器系统下芯片管脚的防静电能力做一定的测试，评估其是否经得起生产操作中的静电打击。目前芯片防静电能力的测试是针对不加任何负载的单独芯片的测试方法，这与生产中实际遇到的受静电放电影响条件不同，生产过程中面临的问题是刺激器整体受静电放电影响导致置于其上的芯片管脚被破坏，此时芯片的状态不是单独存在的，而是带有负载(电容)，在刺激器中芯片管脚耐静电放电能力的强弱跟单独芯片时是不一样的，在刺激器上芯片管脚被破坏可能的途径有两种，一是处于刺激器上的芯片管脚直接与静电接触被破坏，二是刺激器电极与静电直接接触，通过电容耦合间接破坏了芯片管脚；两种途径对芯片管脚的破坏力并不一致，因此测试两种途径下各自耐静电值，就能知道哪种途径的破坏更容易，这有助于我们找到应对方案，尽量避免易受静电影响的生产步骤，从而提高生产效率。

发明内容

有鉴于此，本发明的目的在于提供一种电子耳蜗刺激器芯片防静电测试方法，能够锁定电子耳蜗生产过程中易受静电破坏的环节，提高生产效率，保证电子耳蜗安全。

包括以下步骤：将芯片各输入输出管脚与电容相连，电容与芯片输入输出管脚相连一端称引脚，电容的另一端称电极口，芯片的电源脚和地脚通过一个电容相连；

对芯片的单输入输出管脚进行静电放电测试；

对芯片的双输入输出管脚进行静电放电测试；

对芯片的电源脚和地脚进行静电放电测试，

其中，对单输入输出管脚静电放电测试包括以下步骤：

地脚接地，对一个引脚施加正的静电放电电压对地放电，电源脚与其余电极口皆悬空；

地脚接地，对一个引脚施加负的静电放电电压对地放电，电源脚与其余电极口皆悬空；

地脚接地，对一个电极口施加正的静电放电电压对地放电，电源脚与其余电极口皆悬空；

地脚接地，对一个电极口施加负的静电放电电压对地放电，电源脚与其余电极口皆悬空；

电源脚接地，对一个引脚施加正的静电放电电压对电源放电，地脚与其余电极口皆悬空；

电源脚接地，对一个引脚施加负的静电放电电压对电源放电，地脚与其余电极口皆悬空；

电源脚接地，对一个电极口施加正的静电放电电压对电源放电，地脚与其余电极口皆悬空；

电源脚接地，对一个电极口施加负的静电放电电压对电源放电，地脚与其余电极口皆悬空，

其中，在每一步对被测引脚或被测电极口对应的引脚进行电流电压扫描，直到记录到导致IV曲线偏离时的静电放电电压。

优选地，所述对芯片的双输入输出管脚进行静电放电测试，包括以下步骤：

对一个引脚施加正的静电放电电压，其余输入输出管脚皆接地，电源脚与地脚悬空；

对一个引脚施加负的静电放电电压，其余输入输出管脚皆接地，电源脚与地脚悬空；

对一个电极口施加正的静电放电电压，其余输入输出管脚皆接地，电源脚与地脚悬空；

对一个电极口施加负的静电放电电压，其余输入输出管脚皆接地，电源脚与地脚悬空；

对一个引脚施加正的静电放电电压，其余电极口皆接地，电源脚与地脚悬空；

对一个引脚施加负的静电放电电压，其余电极口皆接地，电源脚与地脚悬空；

对一个电极口施加正的静电放电电压，其余电极口皆接地，电源脚与地脚悬空；

对一个电极口施加负的静电放电电压，其余电极口皆接地，电源脚与地脚悬空，

其中，在每一步对被测引脚或被测电极口对应的引脚进行电流电压扫描，直到记录到导致IV曲线偏离时的静电放电电压。

优选地，所述对芯片的电源脚和地脚进行静电放电测试，包括以下步骤：

电源脚施加正的静电放电电压，地脚接地，其余电极口皆悬空；

电源脚施加负的静电放电电压，地脚接地，其余电极口皆悬空，