[发明专利]分数分频电路和射频终端

权利要求书

1.一种分数分频电路，其特征在于，包括：

N分频电路，以4×M个输入时钟信号为输入信号实现N分频，以得到4×M个分频时钟信号，其中，所述4×M个输入时钟信号同频且相位依次间隔90°/M，第[(i×N)％(4×M)+1]个输入时钟信号输入至所述N分频电路的第i+1输入端，i为正整数且0≤i≤4×M-1，所述分频时钟信号与所述输入时钟信号一一对应，所述4×M个分频时钟信号同频且相位依次间隔90°/M；

逻辑加和电路，适于分别对4组分频时钟信号进行或运算，以得到一组正交差分时钟信号，其中，每组分频时钟信号包括M个分频时钟信号，且相位依次间隔360°/M，M和N为正整数，且M/N为小于2的分数。

2.根据权利要求1所述的分数分频电路，其特征在于，所述一组正交差分时钟信号包括：相位依次间隔90°的同相时钟信号、正交时钟信号、同相时钟信号的反相信号和正交时钟信号的反相信号。

3.根据权利要求1所述的分数分频电路，其特征在于，所述N分频电路包括：

按顺序串联成环的4×M个第一D触发器，第i+1个第一D触发器的时钟端接入所述4×M个输入时钟信号中的第[(i×N)％(4×M)+1]个输入时钟信号，前一个第一D触发器的正输出端耦接后一个第一D触发器的数据输入端，所述4×M个第一D触发器的正输出端各自输出分频时钟子信号；

占空比调整电路，接入4×M个所述分频时钟子信号，适于分别对所述4×M个所述分频时钟子信号的占空比进行调整，以得到所述4×M个分频时钟信号。

4.根据权利要求3所述的分数分频电路，其特征在于，所述占空比调整电路包括：

4×M个第二D触发器，所述4×M个第二D触发器的时钟端和复位端与所述4×M个第一D触发器的时钟端一一对应耦接，所述4×M个第二D触发器的数据输入端与所述4×M个第一D触发器的正输出端一一对应耦接，每一所述第二D触发器的正输出端输出所述分频时钟信号。

5.根据权利要求4所述的分数分频电路，其特征在于，所述分频时钟信号在每一周期内的高电平的维持时间等于所述输入时钟信号在每一周期内的高电平的维持时间。

6.根据权利要求4所述的分数分频电路，其特征在于，所述第一D触发器是下降沿触发的，所述第二D触发器是上升沿触发的，所述第二D触发器在所述输入时钟信号为逻辑低电平时复位。

7.根据权利要求4所述的分数分频电路，其特征在于，所述第一D触发器是上升沿触发的，所述第二D触发器是下降沿触发的，所述第二D触发器在所述输入时钟信号为逻辑高电平时复位。

8.根据权利要求1所述的分数分频电路，其特征在于，所述逻辑加和电路包括：分别接入所述4组分频时钟信号的四个或门。

9.根据权利要求1至8任一项所述的分数分频电路，其特征在于，还包括：移相电路，适于接入所述4×M个输入时钟信号中的一个并对其进行移相，以得到所述4×M个输入时钟信号中的其他输入时钟信号。

10.一种射频终端，其特征在于，包括权利要求1至9中任一项所述的分数分频电路。