[发明专利]n沟道DEMOS器件

说明书

一种n沟道DEMOS器件包括在掺杂表面层(115)内形成的限定长度方向和宽度方向的p阱指形件(120subgt;1/subgt;)。包括源极(126)的第一n阱(125a)在p阱指形件的一侧上，并且在p阱指形件的相对侧上的第二n阱(125b)包括漏极(136)。栅极堆叠在源极和漏极之间的p阱指形件(120subgt;1/subgt;)的沟道区(120a)上方。场介电层(111)在限定第一有源区(140)的表面层上，该第一有源区(140)包括第一有源区边界(其包括沿着宽度方向的WD边界(140asubgt;1/subgt;))，在该第一有源区边界之中具有沟道区(120a)。第一p型层(161)在第一有源区(140)的外部，与WD边界相距至少第一最小距离，并且第二p型层(162)被较少地掺杂并且比第一最小距离更接近WD边界。

技术领域

所公开的实施例涉及n沟道漏极延伸金属氧化物半导体(DEMOS)器件。

背景技术

可以使用n沟道或p沟道DEMOS结构来制造功率半导体器件。DEMOS器件通过在器件的漏极和沟道之间添加p型漏极漂移区来延伸器件的n+漏极，从而捕获该区域而不是沟道区中的大部分电场，因此，在该区域而不是沟道区中具有热载流子效应，由此增加热载流子可靠性。DEMOS器件可具有对称漏极结构或不对称漏极结构。

发明内容

提供本发明内容以简化的形式介绍所公开概念的简要选择，这些概念在下面包括所提供的附图的具体实施方式中作进一步描述。本发明内容并非旨在限制所要求保护的主体范围。

所公开的实施例认识到，对于包括至少一个p阱指形件的传统n沟道漏极延伸金属氧化物半导体(DENMOS)器件，在与场电介质的宽度方向上的有源区边界(WD边界)邻近的p阱指形件末端处添加额外p型层能够帮助防止高Ioff泄漏。然而，这种额外p型层可产生冲击电离泄漏，导致在具有高背栅偏置电平的导通状态下的晶体管迁移。相反，所公开的DENMOS器件在邻近WD边界的p阱指形件末端处包括多个额外p型层，这些额外p型层在与WD边界相距第一最小距离处包括与较低掺杂的第二p型层相比较高掺杂的第一p型层，该第二p型层比第一p型层更接近WD边界，在一个实施例中包括第二p型层处于WD边界上方(且进入有源区)。从有源区后方间隔开(或凹陷)的第一p型层降低了在具有高背栅偏置电平的导通状态下的冲击电离，并且更接近或延伸到有源区内的第二p型层有助于防止p阱指形件末端处的过多Ioff。

附图说明

现在将参考附图，这些附图不一定按比例绘制，其中：

图1是描述根据示例实施例的包括示例DENMOS器件的集成电路(IC)的俯视图，该DENMOS器件在邻近WD边界的p阱指形件末端处包括多个额外p型层，并且示出了更远离WD边界的较高掺杂的第一p型层和更接近WD边界或在WD边界上方的较低掺杂的第二p型层。

图2A是图1中所示的DENMOS器件的横截面图，其沿着p阱宽度方向围绕有源区/场电介质边界在p阱长度方向上切割。

图2B是图1中所示的DENMOS器件的横截面图，其围绕p阱指形件的中心在p阱宽度方向上切割，以示出栅电极下方的栅极电介质。

图3是根据示例实施例的示例DENMOS指形件末端布局，示出了在邻近WD边界的p阱指形件末端处包括较高掺杂的第一p型层和较低掺杂的第二p型层的指形件末端。

图4是示出根据示例实施例用于形成包括指形件末端的DEMOS器件的示例方法的步骤的流程图，其中该指形件末端在邻近WD边界的p阱指形件末端处包括较高掺杂的第一p型层和较低掺杂的第二p型层。

图5示出所测量的瞬时泄漏数据，其将具有已知p阱指形件设计的DENMOS器件和在邻近WD边界的p阱指形件末端处具有较高掺杂的第一p型层和较低掺杂的第二p型层的所公开的DENMOS器件进行比较。