[发明专利]一种数模转换器的内部时钟时序矫正控制系统

权利要求书

1.一种数模转换器的内部时钟时序矫正控制系统，其特征在于：包括时序矫正数字电路、鉴相器、DAC芯片、外部数字电路、延时步长调节电路、模拟时钟产生电路和显示器，所述外部数字电路的信号输出端连接DAC芯片的信号输入端，DAC芯片从外部数字电路中采集14位数据，所述时序矫正数字电路上设有鉴相器反馈相位值输入端、延时步长输入端、目标相位值设定端、实际相位值输出端、延时步长输出端，所述模拟时钟产生电路连接DAC芯片并为DAC芯片提供模拟域时钟，所述模拟时钟产生电路连接延时步长调节电路使延时步长调节电路产生与DAC芯片的模拟域时钟同频不同相的数字域时钟，所述模拟时钟产生电路连接鉴相器为鉴相器提供模拟域时钟，所述延时步长调节电路连接鉴相器为鉴相器提供数字域时钟，所述延时步长调节电路连接外部数字电路并为外部数字电路提供数字域时钟，所述鉴相器的输出端连接时序矫正数字电路的鉴相器反馈相位值输入端，所述时序矫正数字电路的延时步长输出端连接延时步长调节电路的输入端，所述时序矫正数字电路的实际相位值输出端连接显示器。

2.如权利要求1所述的一种数模转换器的内部时钟时序矫正控制系统，其特征在于，所述时序矫正数字电路上设有手动/自动模式的切换端口、相位滞后设定端、相位超前设定端、实际相位滞后输出端、实际相位超前输出端、锁定相位输出端和丢失相位输出端，所述延时步长输入端、目标相位值设定端、手动/自动模式的切换端口、相位滞后设定端、相位超前设定端均为数据配置端口，均连接外部数字电路，所述实际相位滞后输出端、实际相位超前输出端、锁定相位输出端和丢失相位输出端均连接显示器。

3.如权利要求2所述的一种数模转换器的内部时钟时序矫正控制系统，其特征在于，所述延时步长输入端和延时步长输出端的延时步长值范围为0-432步，所述目标相位值设定端设定的目标相位值、鉴相器反馈相位值输入端输入的反馈相位值和实际相位值输出端输出的实际相位值的范围均为0-16。

4.如权利要求3所述的一种数模转换器的内部时钟时序矫正控制系统，其特征在于，所述时序矫正数字电路具有手动模式和自动模式两种矫正工作模式，并且两种矫正工作模式通过手动/自动模式的切换端口进行切换调整，所述时序矫正数字电路能够根据鉴相器反馈的需要矫正时序的信号的实时相位信息，手动/自动地进行延时步长值调整操作，最终把需要矫正时序的信号的相位值调整到目标相位值，完成该信号的时序矫正。

5.如权利要求4所述的一种数模转换器的内部时钟时序矫正控制系统，其特征在于，当时序矫正数字电路工作于手动模式时，延时步长输出端输出的延时步长值与延时步长输入端设定的延时步长值保持一致；当时序矫正数字电路工作于自动模式时，时序矫正数字电路的调整延时步长值操作分为搜索阶段、追踪阶段开展，首先进入搜索阶段，延时步长输入端设定的延时步长值作为搜索阶段的初始歩长值，时序矫正数字电路自动调节延时步长值来改变需要矫正时序的信号的相位，直到显示器显示的实际相位值为所需相位值，并在找到目标相位后进入中间步长阶段，在中间步长阶段寻找目标相位所对应的两个边界的延时步长值，并取这两个边界的延时步长值的中间值得到一个裕度最大的延时步长值，延时步长输出端输出的延时步长值为该裕度最大的延时步长值；在搜索阶段完成后，立即进入追踪阶段，在该阶段监测需要矫正时序的信号的相位的实时情况，如果被监测信号的相位发生变化，时序矫正数字电路自动进行调整延时步长值，并找回目标相位，在未找回目标相位时，通过显示器输出显示丢失相位。

6.如权利要求5所述的一种数模转换器的内部时钟时序矫正控制系统，其特征在于，所述时序矫正数字电路工作在自动模式下，其调整延时步长值的方式包括粗调和细调两种，其中，使用粗调方式时时序矫正数字电路每次调整16步延时步长值，使用细调方式时时序矫正数字电路每次调整1步延时步长值。