[发明专利]IC的电压降和电迁移的分析方法及计算机可读存储介质

说明书

技术领域

本发明涉及集成电路(Integrated Circuit，IC)设计，尤其涉及一种IC的电压降和电迁移的分析方法及计算机可读存储介质。

背景技术

近年来，IC，如SLSI(Super Larger Scale Integrated Circuit，超大规模集成电路)，的开发过程普遍采用CAD(Computer Assisted Design，计算机辅助设计)。根据这种基于CAD的开发过程，使用所谓的HDL(Hardware Description Language，硬件描述语言)来定义抽像的电路数据，该抽像的电路数据对应待开发的IC的功能，并且该定义的电路用来形成要安装在芯片上的具体电路结构。

在制造(或实现)IC芯片之前，首先考虑IC芯片的配置(placement)、平面规划(floor plan)以及布局面积(layout area)，从而确定每个IC芯片的晶粒尺寸。一般地，晶粒尺寸将影响IC芯片的制造成本。因此本领域期望最小化IC芯片的布局面积。

发明内容

有鉴于此，本发明实施例提供了一种IC的电压降和电迁移的分析方法及计算机可读存储介质，可以进一步缩小布局的尺寸并降低设计人力和成本。

本发明实施例提供了一种集成电路的电压降和电迁移的分析方法，包括：得到该集成电路的布局，其中该布局被划分为多个块且每个块对应特定的功能；根据该多个块的功率相关信息，得到多个操作功率和多个工作温度，其中该多个块中的每个块具有单独的操作功率和单独的工作温度；以及根据该每个块对应的操作功率和工作温度，来验证该每个块。

其中，进一步包括：当验证完该每个块之后，检查在该多个块中是否存在电压降违规或者电迁移违规。

其中，进一步包括：当在该多个块中存在该电压降违规或该电迁移违规时，调整该布局。

其中，调整该布局的步骤包括：对于该多个块中的第一块，增加该第一块中的至少一条导线的宽度，其中该第一块为存在该电压降违规或该电迁移违规的块。

其中，进一步包括：根据该第一块对应的操作功率和工作温度，再次验证该第一块。

其中，进一步包括：当在该多个块中的每一个中均不存在该电压降违规或者该电迁移违规时，根据该布局制造该集成电路。

其中，根据该多个块的功率相关信息，得到多个操作功率和多个工作温度的步骤包括：根据该多个块中的每个块的功率消耗，来确定该每个块对应的操作功率和对应的工作温度。

其中，在该多个块中，不同块的对应的操作功率和工作温度不同。

其中，该多个块中，不同块的功能不同。

本发明实施例还提供了一种计算机可读存储介质，该计算机可读存储介质为非易失性的，且用于存储可由计算机执行的并且能够导致该计算机执行上述的分析方法的指令。

本发明实施例的有益效果是：

本发明实施例，由于根据每个块对应的操作功率和工作温度，来验证每个块，因此可以进一步缩小布局的尺寸并降低设计人力和成本。

附图说明

通过阅读接下来的详细描述及参考附图所做的示例可以更全面地理解本发明，其中：

图1为IC的层次化(hierarchical)设计过程的流程示意图；

图2为根据本发明一些实施例的集成电路的电压降和电迁移的分析方法的流程示意图；

图3为IC的布局的示意图；

图4为根据本发明实施例的计算机系统的示意图。

具体实施方式

以下描述为实现本发明的较佳方式。该描述仅作为说明本发明的一般原理的目的，而不应视为限制。本发明的范围可参考所附的权利要求来确定。本发明涉及集成电路的电压降(IR Drop)和电迁移(Electro Migration，EM)的分析方法，例如IC中每个块的IR降和EM的分析方法。