[发明专利]基于FinFET晶体管的电流模RM或非-异或单元电路

说明书

本发明公开了一种基于FinFET晶体管的电流模RM或非‑异或单元电路，第一P型FinFET管、第二P型FinFET管、第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管、第六N型FinFET管和第七N型FinFET管，第一P型FinFET管和第二P型FinFET管分别为低阈值P型FinFET管，第一N型FinFET管、第二N型FinFET管、第三N型FinFET管、第四N型FinFET管、第五N型FinFET管和第七N型FinFET管为低阈值N型FinFET管，第六N型FinFET管为高阈值N型FinFET管；优点是在具有正确的逻辑功能的基础上，电路面积、延时、功耗和功耗延时积均较小。

技术领域

本发明涉及一种RM逻辑或非-异或单元电路，尤其是涉及一种基于FinFET晶体管的电流模RM或非-异或单元电路。

背景技术

基本门电路是数字电路中最基本的逻辑单元，异或、同或门电路是基本逻辑电路不可缺少的一部分。电流模逻辑电路具有工作频率高、功耗低、抗干扰能力强等特点，但传统的CMOS电流模逻辑还是面临着晶体管数量多、功耗大和设计复杂的问题。随着VLSI技术的不断进步，数字系统的运行速度和功耗要求不断提高，对基本逻辑单元的性能要求也更加苛刻，要求基本逻辑单元应该具有更低的功耗和更小的延时。

当普通CMOS晶体管的尺寸缩小到20nm以下时，器件的漏电流会急剧增大，电路会产生较大的漏功耗。并且，电路短沟道效应变得更加明显，器件变得相当不稳定，极大地限制了电路性能的提高。FinFET管(鳍式场效晶体管，Fin Field-Effect Transistor)是一种新的互补式金氧半导体(CMOS)晶体管为一种新型的3D晶体管，FinFET管的沟道采用零掺杂或是低掺杂，沟道被栅三面包围。这种特殊的三维立体结构，增强了栅对沟道的控制能力，极大地抑制了器件的短沟道效应，减小了漏电流。FinFET管具有功耗低，面积小的优点，已经成为接替普通CMOS器件，延续摩尔定律的优良器件之一。电流模逻辑电路的功耗与操作频率无关，且DRCML(Dual-Rail Current Mode Logic)电路具有门拓扑结构一致性的特点，可通过改变输入信号，执行不同的逻辑功能，这增加了对电路单元面积和时序可预测性，避免了为转换逻辑功能而发生的布尔运算。数字电路可以基于“或/异或”“与/同或”等运算集为基础的Reed-Muller(RM)逻辑来实现。研究表明，RM逻辑电路在实现成本、系统可测试性、电路性能改善(例如面积、速度、功耗等)等方面较TB逻辑更具优势。

现有的基于CMOS晶体管的电流模RM或非-异或单元电路的电路图如图1所示。该RM逻辑电路由11个CMOS管(P1、P2、N1、N2、N3、N4、N5、N6、N7、N8、N9)和运算放大器F1组成。该RM逻辑未避免下拉网络中CMOS管的串联，造成了三层逻辑，串联的CMOS管将导致电源至地的栈高度过长，为了使电路能正常工作，需要相应提高电路的工作电源，这样功耗就随之增大，同时电路使用的晶体管数目较多，由此导致电路面积、延时和功耗延时积均较大。

鉴此，设计一种具有正确的逻辑功能的基础上，电路面积、延时、功耗和功耗延时积均较小的基于FinFET晶体管的电流模RM或非-异或单元电路具有重要意义。

发明内容

本发明所要解决的技术问题是提供一种在具有正确的逻辑功能的基础上，电路面积、延时、功耗和功耗延时积均较小的基于FinFET晶体管的电流模RM或非-异或单元电路。