[发明专利]联合纠错方法和装置

权利要求书

1.一种联合纠错方法，其特征在于，包括：

获取与接收信号对应的软解调输出信号序列，并根据软解调输出信号的幅值在所述软解调输出信号序列中确定至少一个待纠错信号位置，其中，所述接收信号在发送端预先加入检错码；

对所述软解调输出信号序列进行硬判决，生成判决信号序列；

结合与所述检错码类型匹配的差错校验技术以及所述待纠错信号位置，对所述判决信号序列进行联合纠错。

2.根据权利要求1所述的方法，其特征在于，结合与所述检错码类型匹配的差错校验技术以及所述待纠错信号位置，对所述判决信号序列进行联合纠错，包括：

将所述判决信号序列作为当前校验序列；

使用与所述检错码类型匹配的差错校验技术对所述当前校验序列进行检错；

如果检错结果为所述当前校验序列中包含误码，则在所述至少一个待纠错信号位置中选取至少一个目标纠错位置；

在所述当前校验序列中，对与所述目标纠错位置对应的信号进行纠错，并使用纠错结果更新所述当前校验序列；

返回执行使用与所述检错码类型匹配的差错校验技术对所述当前校验序列进行检错的操作，直至满足设定的结束纠错条件。

3.根据权利要求1或2所述的方法，其特征在于，根据软解调输出信号的幅值在所述软解调输出信号序列中确定至少一个待纠错信号位置，包括：

分别计算所述软解调输出信号序列中各输出信号的绝对值；

在计算得到的各绝对值中，获取前N个绝对值极小值在所述软解调输出信号序列中的位置作为所述待纠错信号位置；

其中，N为需要纠错的比特数，且为大于等于1的整数。

4.根据权利要求2所述的方法，其特征在于，所述接收信号在发送端预先加入的检错码包括：循环冗余校验CRC码；

使用与所述检错码类型匹配的差错校验技术对所述当前校验序列进行检错，包括：

结合使用CRC寄存器以及CRC检错机制实现对所述当前校验序列进行CRC检错。

5.根据权利要求4所述的方法，其特征在于，在使用与所述检错码类型匹配的差错校验技术对所述当前校验序列进行检错的同时，还包括：

记录在将所述至少一个待纠错信号位置的信号输入至所述CRC寄存器之前，所述CRC寄存器的历史迭代状态，并将所述CRC寄存器的历史迭代状态与所述待纠错信号位置对应存储；

在所述当前校验序列中，对与所述目标纠错位置对应的信号进行纠错，并使用纠错结果更新所述当前校验序列之后，还包括：

使用与所述目标纠错位置对应的CRC寄存器的历史迭代状态，对所述CRC寄存器的当前状态进行更新。

6.根据权利要求5所述的方法，其特征在于，使用与所述目标纠错位置对应的CRC寄存器的历史迭代状态，对所述CRC寄存器的当前状态进行更新，具体包括：

如果所述目标纠错位置的数量包括至少两个，则获取与时间顺序最前的一个目标纠错位置对应的CRC寄存器的历史迭代状态，对所述CRC寄存器的当前状态进行更新。

7.根据权利要求4所述的方法，其特征在于：

在第一次执行使用与所述检错码类型匹配的差错校验技术对所述当前校验序列进行检错时，将CRC检错处理的时钟周期与所述接收信号的数据传输速率相匹配；

在返回执行使用与所述检错码类型匹配的差错校验技术对所述当前校验序列进行检错的操作时，将所述CRC检错处理的时钟周期调整为系统时钟。

8.根据权利要求2所述的方法，其特征在于，还包括：

在满足设定的结束纠错条件时，使用当前的检错结果标记所述判决信号序列；

将标记后的所述判决信号序列发送至链路层进行后续处理。

9.根据权利要求1所述的方法，其特征在于：

所述接收信号为通过低功耗蓝牙系统接收的信号。

10.一种联合纠错装置，其特征在于，包括：

待纠错位置确定模块，用于获取与接收信号对应的软解调输出信号序列，并根据软解调输出信号的幅值在所述软解调输出信号序列中确定至少一个待纠错信号位置，其中，所述接收信号在发送端预先加入检错码；

判决信号序列生成模块，用于对所述软解调输出信号序列进行硬判决，生成判决信号序列；

联合纠错模块，用于结合与所述检错码类型匹配的差错校验技术以及所述待纠错信号位置，对所述判决信号序列进行联合纠错。