[发明专利]半导体元件及其关键尺寸的定义方法有效
申请号: | 201710239304.7 | 申请日: | 2017-04-13 |
公开(公告)号: | CN108735714B | 公开(公告)日: | 2020-04-21 |
发明(设计)人: | 刘冠呈;刘昱麟;林正伟;杨金成;黄守伟 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L21/027 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
地址: | 中国台湾新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 元件 及其 关键 尺寸 定义 方法 | ||
1.一种半导体元件,其特征在于,包括:
一半导体衬底;
一电路单元,位于该半导体衬底上;以及
一对位标记,位于该衬底之中,包括一第一部分以及一第二部分,分别邻接于该电路单元的相反两侧;且该第一部分和该第二部分之间,具有平行一第一方向的一第一预设距离;
其中,该电路单元包括一存储器阵列,该存储器阵列包括:
一多层叠层结构,包括交错叠层在该半导体衬底上的多个导体层和多个绝缘层;
多个存储单元,形成于这些导体层之上;以及
一接触结构,由该多层叠层结构往外侧延伸,且与这些导体层电性接触;
该第一部分以及该第二部分分别为一第一开口和一第二开口,延伸进入该半导体衬底中;该接触结构包括由该多层叠层结构往外渐次下降的一阶梯状结构;且该第一预设距离是分别由该第一开口的一第一中心点测量至该第二开口的一第二中心点;
该第一开口第一部分具有平行该第一方向实质为al的一宽度;该第二开口具有平行该第一方向实质为ar的一宽度;该阶梯状结构与该第一开口和该第二开口之间,分别具有平行该第一方向实质为b和c的一距离;该存储单元阵列具有平行该第一方实质为g的一宽度;且g+al/2+ar/2+b+c实质等于该第一预设距离。
2.根据权利要求1所述的半导体元件,其特征在于,b和c实质小于500微米且该第一预设距离实值大于2500微米。
3.根据权利要求1所述的半导体元件,其特征在于,该阶梯状结构分别与该第一开口和该第二开口之间具有实质小于5微米的一距离。
4.根据权利要求1所述的半导体元件,其特征在于,该对位标记包括一第三部分以及一第四部分,分别邻接于该电路单元的相反两侧;该第三部分与该第四部分之间,具有平行一第二方向的一第二预设距离;且该第一方向实质垂直该第二方向。
5.一种半导体元件的关键尺寸的定义方法,其特征在于,包括:
提供一半导体衬底包括一默认区域;
在该半导体衬底之中形成一对位标记,使该对位标记包括一第一部分以及一第二部分分别邻接于该默认区域的相反两侧;且该第一部分和该第二部分之间具有平行一第一方向的一第一预设距离;以及
形成该对位标记的同时,在该默认区域上形成一电路单元;
其中,形成该电路单元的步骤,包括:
形成一多层叠层结构,至少覆盖在该默认区域上,其中该多层叠层结构包括交错叠层的多个牺牲层和多个绝缘层;
依序形成一存储层和一通道层,穿过这些牺牲层和这些绝缘层,并使该存储层夹设于该通道层与这些牺牲层之间;
移除这些牺牲层;
在这些牺牲层的位置上,形成多个导电层,以在这些导电层,该存储层和该通道层的每一重叠处形成一存储单元阵列;以及
形成一接触结构,由该多层叠层结构往外侧延伸,且与这些导电层电性接触;
该第一部分以及该第二部分分别为一第一开口和一第二开口,延伸进入该半导体衬底中;该接触结构包括由该多层叠层结构往外渐次下降的一阶梯状结构;且该第一预设距离是分别由该第一开口的一第一中心点测量至该第二开口的一第二中心点;
该第一开口第一部分具有平行该第一方向实质为al的一宽度;该第二开口具有平行该第一方向实质为ar的一宽度;该阶梯状结构与该第一开口和该第二开口之间,分别具有平行该第一方向实质为b和c的一距离;该存储单元阵列具有平行该第一方实质为g的一宽度;且g+al/2+ar/2+b+c实质等于该第一预设距离。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710239304.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体堆叠结构
- 下一篇:选择性电磁遮蔽封装体结构及其制法