[发明专利]一种基于FPGA的GPS数据接收缓存系统

说明书

技术领域

本发明涉及GPS技术领域，特别是一种GPS数据接收缓存系统。

背景技术

目前，民用的GPS接收器的应用相对成熟，厂商封装好的GPS接收器能经过简单的电路搭建实现GPS数据以NMEA-0183协议格式输出。GPS接收器产生的串行数据格式，可以通过微控制器MCU的串行通信接口(UART)直接读取。

中国专利CN200680028723.6公开了《一种软件GPS处理装置》，包括用于接收GPS信号样本流的FIFO缓存器、存储器、用于从FIFO缓存器向存储器传送GPS信号样本的DMA控制器、运行GPS信号处理软件的MCU。该装置将接收到的GPS数据进行模拟/数字转换，由独立的FIFO器件缓存并送达存储器进行存储，由独立的计数器对数据进行计数，实现数据环形存储的目的，MCU能够得知存储的数据量，并能从存储器中读取数据，按照一定算法将GPS数据计算出来。

中国专利CN 103744812A公开了一种《GPS模块控制系统和方法》，该系统包括上位机、通信模块和GPS模块，上位机通过串行接口连接到通信模块，通信模块通过串行外设接口连接到所述GPS模块。通信模块用于接收上位机的定位数据收集命令，响应定位数据收集命令并通过串行外设接口从GPS模块读取定位数据，并且将定位数据上报给上位机。

传统上，对于GPS数据的读取，基本是通过MCU的串行通信接口(UART)采用中断方式接收数据，然后将数据进行存储，然后处理，这种方法存在两种弊端：

1、MCU通过中断方式读取GPS数据过程中，慢速的数据接收过程需要MCU程序持续干预，占用大量的MCU工作时间，难以达到实时性要求；

2、由GPS模块返回的NMEA-0183协议数据帧包含GGA、GLL、GSA、GSV、RMC和VTG六种格式的数据，最大数据量约为500字节，接收过程中，GPS数据每刷新一次，MCU需将以上数据全部进行存储，这将占用MCU很大的内存。

发明内容

为解决现有技术存在的上述问题，本发明要设计一种基于FPGA的GPS数据接收缓存系统，该系统能够高实时性的采集GPS数据，并通过FPGA的缓存有效降低MCU内存资源的消耗。

为了实现上述目的，本发明的技术方案如下：

一种基于FPGA的GPS数据缓存系统，包括GPS模块电路、FPGA芯片、FLASH芯片、MCU芯片、MCU读逻辑控制接口、电源模块、MCU时钟复位电路和FPGA时钟复位电路；所述的MCU芯片分别与MCU读逻辑控制接口、电源模块和MCU时钟复位电路连接；所述的FPGA芯片与MCU读逻辑控制接口、电源模块、FPGA时钟复位电路、GPS模块电路和FLASH芯片连接；

所述GPS模块电路包括集成GPS模块和天线电路：所述GPS模块独立工作，并通过串行数据I/O口输出标准NMEA-0183协议数据，波特率为9600bps；所述天线电路采用有源天线电路，L型电路滤波，有效的滤除干扰；

所述FPGA芯片采用Xilinx公司的Spartan-3E系列下的XC3S250E芯片，内部设计1个UART模块，用于实现对NMEA-0183协议数据接收和缓存；

所述MCU芯片采用Cortex-M3架构的STM32F103RCT6芯片，通过该芯片通用I/O口与FPGA芯片进行连接，作为读使能信号线、时钟信号线、数据总线进行数据传输；

所述MCU读逻辑控制接口包括1根读使能信号线、1根时钟信号线和8根数据总线。

进一步地，所述FLASH芯片采用M25P80芯片；所述M25P80芯片是意法半导体的高速8Mbit串行FLASH，用于存储FPGA程序；

进一步地，所述电源模块包括3片SPX5205电压转换芯片及其工作配置电路，将+5.0V电压转换为+3.3V电压、为MCU芯片和FPGA芯片提供工作电源，转换为+1.2V和+2.5V为FPGA芯片工作提供电源。

进一步地，所述MCU时钟复位电路与FPGA时钟复位电路结构相同，包括8MHz晶振电路和20MHz晶振电路：所述8MHz晶振电路为STM32芯片提供外部输入时钟源，所述20MHz晶振电路为FPGA芯片提供外部输入时钟源。

与现有技术相比，本发明具有以下有益效果：