[发明专利]一种基于FPGA的GPS数据接收缓存系统

权利要求书

1.一种基于FPGA的GPS数据缓存系统，其特征在于：包括GPS模块电路、FPGA芯片、FLASH芯片、MCU芯片、MCU读逻辑控制接口、电源模块、MCU时钟复位电路和FPGA时钟复位电路；所述的MCU芯片分别与MCU读逻辑控制接口、电源模块和MCU时钟复位电路连接；所述的FPGA芯片与MCU读逻辑控制接口、电源模块、FPGA时钟复位电路、GPS模块电路和FLASH芯片连接；

所述GPS模块电路包括集成GPS模块和天线电路：所述GPS模块独立工作，并通过串行数据I/O口输出标准NMEA-0183协议数据，波特率为9600bps；所述天线电路采用有源天线电路，L型电路滤波，有效的滤除干扰；

所述FPGA芯片采用Xilinx公司的Spartan-3E系列下的XC3S250E芯片，内部设计1个UART模块，用于实现对NMEA-0183协议数据接收和缓存；

所述MCU芯片采用Cortex-M3架构的STM32F103RCT6芯片，通过该芯片通用I/O口与FPGA芯片进行连接，作为读使能信号线、时钟信号线、数据总线进行数据传输；

所述MCU读逻辑控制接口包括1根读使能信号线、1根时钟信号线和8根数据总线。

2.根据权利要求1所述的一种基于FPGA的GPS数据缓存系统，其特征在于：所述FLASH芯片采用M25P80芯片；所述M25P80芯片是意法半导体的高速8Mbit串行FLASH，用于存储FPGA程序。

3.根据权利要求1所述的一种基于FPGA的GPS数据缓存系统，其特征在于：所述电源模块包括3片SPX5205电压转换芯片及其工作配置电路，将+5.0V电压转换为+3.3V电压、为MCU芯片和FPGA芯片提供工作电源，转换为+1.2V和+2.5V为FPGA芯片工作提供电源。

4.根据权利要求1所述的一种基于FPGA的GPS数据缓存系统，其特征在于：所述MCU时钟复位电路与FPGA时钟复位电路结构相同，包括8MHz晶振电路和20MHz晶振电路：所述8MHz晶振电路为STM32芯片提供外部输入时钟源，所述20MHz晶振电路为FPGA芯片提供外部输入时钟源。