[发明专利]用于高时间数字转换器(TDC)分辨率的校准方法和设备有效
申请号: | 201710219039.6 | 申请日: | 2017-04-05 |
公开(公告)号: | CN107294530B | 公开(公告)日: | 2023-07-28 |
发明(设计)人: | 迪迪埃·萨莱;奥利弗·文森特·多阿尔;克里斯蒂安·帕瓦奥-莫雷拉;比拉玛·贡巴拉 | 申请(专利权)人: | 恩智浦美国有限公司 |
主分类号: | H03L7/093 | 分类号: | H03L7/093;H03L7/099;G04F10/00 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 倪斌 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 时间 数字 转换器 tdc 分辨率 校准 方法 设备 | ||
1.一种时间数字转换器装置,其特征在于,包括:
包括多个缓冲器的中等分辨率延迟单元,该中等分辨率延迟单元被配置成接收参考时钟信号和数据时钟信号作为输入,并且被配置成输出多个延迟的数据时钟信号,其中所述多个延迟的数据时钟信号之间的延迟是中等分辨率延迟值;
包括多个核心的高分辨率延迟单元,该高分辨率延迟单元被配置成接收来自所述中等分辨率延迟单元的所述参考时钟信号和所述多个延迟的数据时钟信号作为输入,
其中所述多个核心包括:
第一组延迟,被配置成接收所述多个所述延迟数据时钟信号中的一者,并配置成应用校准延迟值;
第二组延迟,被配置成接收所述参考时钟信号;以及
连接到所述第一组延迟和所述第二组延迟的输出的快速触发器,其中该快速触发器的输出指示高分辨率延迟值;以及
控制器,配置成接收所述快速触发器的输出,且配置成在所述快速触发器指示所述第一组延迟的输出与所述第二组延迟的输出未对准时递增所述校准延迟值并且将所述递增的校准延迟值再次应用于所述第一组延迟。
2.根据权利要求1所述的装置,其特征在于,所述第一组延迟和所述第二组延迟包括多个电容器。
3.根据权利要求1所述的装置,其特征在于,所述多个核心中的每一核心包括两个多路复用器。
4.根据权利要求1所述的装置,其特征在于,所述多个核心被配置成接收将所述核心置于校准模式的控制信号。
5.根据权利要求1所述的装置,其特征在于,所述多个核心中的每一核心被配置成接收校准所述核心的控制信号。
6.一种校准时间数字转换的方法,所述时间数字转换包括中等分辨率延迟单元和高分辨率延迟单元,所述高分辨率延迟单元包括第一延迟组和第二延迟组,其特征在于,所述方法包括:
将校准延迟值初始化;
将所述校准延迟值应用于第一延迟组;
将时钟信号输入到所述第一延迟组和第二延迟组;以及
将所述第一延迟组和所述第二延迟组的输出输入到快速触发器;并且
当所述快速触发器指示所述第一延迟组与所述第二延迟组的所述输出未对准时,递增所述校准延迟值并且将所述递增的校准延迟值再次应用于所述第一延迟组。
7.根据权利要求6所述的方法,其特征在于,进一步包括当所述快速触发器指示所述第一延迟组与所述第二延迟组的所述输出对准时,设置所述校准延迟值。
8.根据权利要求6所述的方法,其特征在于,所述第一延迟组和所述第二延迟组包括多个电容器。
9.根据权利要求8所述的方法,其特征在于,所述多个电容器的第一部分用于校准。
10.根据权利要求6所述的方法,其特征在于,进一步包括设置第一多路复用器和第二多路复用器以在处于校准模式时将所述时钟信号输入到所述第一延迟组和所述第二延迟组中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司,未经恩智浦美国有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710219039.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种实现无限精度的数字锁相环
- 下一篇:锁相回路和分频器