[发明专利]一种电力电子器件的板级埋入封装结构及封装方法

说明书

技术领域

本发明涉及封装技术领域，具体涉及一种电力电子器件的板级埋入封装结构及封装方法。

背景技术

随着半导体制造工艺的进步，对电力电子设备容量增大的需求以及对电力电子器件的性能和功率要求也越来越高，由此产生了耐高压、大功率的电力电子器件。大功率电力电子器件具有耐压高、电流大、开关频率高、动态压降小等优越性能，越来越多地被应用到各类大中功率电力变换装置中，成为现代电力电子技术的主导器件。

大功率电力电子器件也在致力于高可靠性、高效率和低功耗，其中，大功率电力电子器件低功耗的方向之一是减少由于芯片封装所带来的开关损耗。对于大功率电力电子器件，目前采用的封装方法包括双侧引脚扁平封装(Dual Flat Package，DFP)、双列直插式封装(Dual In-line Package，DIP)或者四侧引脚扁平封装(Quad Flat Package with Bumper，BQFP)等，并采用传统的引线键合方式，即使用细金属线，利用热、压力、超声波能量为使金属引线与基板焊盘紧密焊合，实现芯片与基板间的电气互连和芯片间的信息互通。

但是随着大功率电力电子器件芯片耐压和功率增大，要求引脚间所能承受的耐压越来越高，采用传统封装方法的大功率电力电子器件，在高开关频率下其集成参数较大，所带来的功耗问题也越来越显著。此外，芯片产生的热量很难从封装结构中传导出去，其散热问题也亟待解决。

发明内容

有鉴于此，本发明实施例提供一种电力电子器件的板级埋入封装结构及封装方法，以解决现有技术中大功率电力电子器件在高开关频率下的损耗和散热问题。

一方面，本发明实施例提供了一种电力电子器件的板级埋入封装结构，包括：芯片载体和芯片，芯片的背面与芯片载体的表面键合，芯片的正面具有至少两个电极；

芯片载体的表面上还压合有第一半固化片，第一半固化片与芯片对应位置具有第一开孔以露出芯片；

第一半固化片上压合有芯板，芯板与芯片对应位置具有第二开孔以露出芯片；

芯片和芯板上压合有第二半固化片，第二半固化片的对应电极的区域具有第三开孔以露出芯片的电极；

芯片上依次形成有再布线层和阻焊层。

可选地，芯片的背面与芯片载体键合的方式包括共晶焊、烧结银或高导热胶涂覆。

可选地，芯片和芯板之间的空隙内填充有第二半固化片。

可选地，芯片载体包括金属载体、陶瓷载体和高导热复合载体。

可选地，芯片为平面型电力电子器件。

另一方面，本发明实施例提供了一种电力电子器件的板级埋入封装方法，包括：

提供一芯片载体和多个芯片，芯片的背面与芯片载体键合，并在芯片载体上形成芯片阵列，每个芯片的正面具有至少两个电极；

将具有第一开孔图案的第一半固化片压合到芯片载体上，第一半固化片的第一开孔图案与芯片阵列对应以露出芯片阵列；

将具有第二开孔图案的芯板压合到第一半固化片上，芯板的第二开孔图案与芯片阵列对应以露出芯片阵列；

在芯片阵列和芯板上压合第二半固化片，并在第二半固化片的对应电极的区域制作第三开孔图案以露出芯片的电极；

在芯片阵列上依次形成再布线层和阻焊层；

切割以形成多个无引线的板级埋入封装结构。

可选地，芯片的背面与芯片载体键合，包括：

芯片的背面通过共晶焊、烧结银或高导热胶涂覆与芯片载体键合。

可选地，在芯片阵列和芯板上压合第二半固化片，包括：

在芯片阵列和芯板上压合所述第二半固化片，对第二半固化片加热以填充满芯片与芯板之间的空隙。

可选地，芯片为平面型电力电子器件。

可选地，芯片载体包括金属载体、陶瓷载体和高导热复合载体。