[发明专利]一种SOI横向高压器件

说明书

本发明提供一种SOI横向高压器件，其元胞结构包括衬底、衬底接触电极、埋氧层、厚SOI层、P型体区、厚介质层、N型重掺杂漏极区、超薄顶层硅、N型条区和P型条区、P型重掺杂体接触区和N型重掺杂源极区、栅氧化层、源极接触电极、多晶硅栅、漏极接触电极，N型条区和P型条区构成超结结构并在竖直方向交替排列地嵌入在靠近源端区域的厚SOI层中，本发明通过ENDIF理论提高器件漏端承受高压区的纵向耐压，通过大量的理论推导得到最好的横向耐压，从而使器件的耐压更上一层楼，靠近源端区域采用超结使其在保持功率MOS高的击穿电压的同时极大地降低了比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。

技术领域

本发明涉及半导体功率器件技术领域，具体涉及一种SOI横向高压器件。

背景技术

与常规的体硅技术相比，SOI技术具有高速、低功耗、高集成度、极小的寄生效应以及良好的隔离特性等优点，并减弱了闭锁效应和具备强抗辐照能力，使集成电路的可靠性和抗软失误能力大大提高，正逐渐成为制造高速度、低功耗、高集成度和高可靠性的集成电路的主流技术。

以SOI横向高压器件为基础的SOI高压集成电路(High Voltage IC，简称HVIC)，作为智能功率集成电路(Smart Power IC，简称SPIC)领域的一个新兴分支，近年来得到了迅速的发展。SOI横向高压器件较低的纵向耐压限制了其在HVIC中的应用，根据SOI介质场增强(ENhanced DIelectric layer Field，简称ENDIF)普适理论，采用超薄顶层硅可提高SOI器件的纵向耐压，但同时也导致了较大的比导通电阻。

发明内容

本发明的目的就是针对上述传统横向高压器件存在的问题，提供一种SOI横向高压器件，保持器件高的击穿电压的同时降低器件的比导通电阻。

为实现上述发明目的，本发明技术方案如下：

一种SOI横向高压器件，其元胞结构包括衬底、衬底下表面的衬底接触电极、衬底上表面的埋氧层、埋氧层上表面的厚SOI层、厚SOI层左侧的P型体区、厚SOI层内部的厚介质层、沿纵向方向贯穿并嵌入在厚介质层右端的N型重掺杂漏极区、纵向上位于厚介质层和埋氧层之间的超薄顶层硅、P型体区和厚介质层之间的N型条区和P型条区、位于P型体区内部的相互独立的P型重掺杂体接触区和N型重掺杂源极区、设置在N型重掺杂源极区和P型体区上表面的栅氧化层、与P型体区的上表面相接触的源极接触电极、栅氧化层上方的多晶硅栅、设置在N型重掺杂漏极区上表面的漏极接触电极，所述埋氧层的上表面与厚SOI层和超薄顶层硅的下表面相连接，所述厚介质层的下表面与超薄顶层硅的上表面相接触，所述N型条区和P型条区构成超结结构并在竖直方向交替排列地嵌入在N型漂移区中靠近源端区域的厚SOI层中，P型重掺杂体接触区和N型重掺杂源极区的上表面与P型体区的上表面相接触，所述源极接触电极的右端部分覆盖N型重掺杂源极区的左端，所述栅氧化层的左端部分覆盖N型重掺杂源极区的右端，栅氧化层不与源极接触电极相接触。

首先根据ENDIF普适理论，靠近漏端采用超薄顶层硅提高SOI器件的纵向耐压，靠近源端采用厚硅层漂移区降低器件比导通电阻，本发明在N型漂移区中靠近源端区域的厚SOI层中嵌入交错排列的N型条区和P型条区构成超结结构，通过复杂的理论推导，得出电场与掺杂浓度的新关系，获得所提出的新结构，打破了功率器件导通电阻与耐压2.5次方的“硅极限”。