[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法。半导体元件包含具有存储器单元区以及周边区的半导体基底、设置于周边区内的栅极线、覆盖于栅极线与半导体基底上的蚀刻停止层、覆盖于蚀刻停止层上的第一绝缘层、两个设置于周边区内的半导体基底上的接触插塞、两个分别设置于各接触插塞上的接垫，以及设置于接垫之间的第二绝缘层。接触插塞分别位于栅极线的两侧，且接触插塞贯穿蚀刻停止层与第一绝缘层，以与半导体基底接触。第二绝缘层不与蚀刻停止层相接触。

技术领域

本发明是涉及一种半导体元件及其制作方法，特别是涉及一种具有空气间隙的半导体元件及其制作方法。

背景技术

传统制作动态随机存取存储器的方法是将晶体管制作于基底中，并通过字符线将排列在同一方向上的晶体管的栅极串联，然后于晶体管上设置与字符线交错的位线。接着，为了避免与位线或与字符线电连接，存储节点接触可通过任两相邻的字符线与任两相邻的位线所围绕出的区域与晶体管的源极/漏极区连接。然而，随着存储器单元的尺寸越来越小，位线与存储节点接触之间的间距会越来越近，使得位线与存储节点接触之间的阻容延迟(RC delay)效应增加，进而影响元件运作。

因此，在存储器单元的尺寸越来越小的趋势下，减少位线与存储节点接触之间的阻容延迟效应为业界努力的目标。

发明内容

本发明的主要目的之一在于提供一种半导体元件及其制作方法，以于位线与存储节点接触之间形成空气间隙，进而降低位线与存储节点接触之间的阻容延迟效应。

本发明的一实施例提供一种半导体元件，包括半导体基底、栅极线、蚀刻停止层、第一绝缘层、两接触插塞、两接垫以及一第二绝缘层。半导体基底具有存储器单元区以及周边区。栅极线设置于周边区内的半导体基底上。蚀刻停止层覆盖于栅极线与周边区内的半导体基底上。第一绝缘层覆盖于蚀刻停止层上。接触插塞设置于周边区内的半导体基底上，并分别位于栅极线的两侧，且接触插塞贯穿蚀刻停止层与绝缘层，以与半导体基底接触。接垫分别设置于各接触插塞上。第二绝缘层设置于接垫之间，且第二绝缘层不与蚀刻停止层相接触。

本发明的另一实施例提供一种半导体元件的制作方法。首先，提供半导体结构，其中半导体结构包括半导体基底、位线结构、第一间隙壁、牺牲间隙壁、存储节点接触以及绝缘图案，位线结构、第一间隙壁、牺牲间隙壁、存储节点接触以及绝缘图案设置于半导体基底上，位线结构沿着一第一方向延伸，第一间隙壁设置于牺牲间隙壁与位线结构之间，且牺牲间隙壁设置于第一间隙壁与存储节点接触之间以及第一间隙壁与绝缘图案之间。然后，在位线结构、第一间隙壁、牺牲间隙壁、存储节点接触以及绝缘图案上覆盖一导电层。随后，图案化导电层，以形成导电图案，并暴露出绝缘图案以及部分的牺牲间隙壁。接着，移除牺牲间隙壁，以于存储节点接触与第一间隙壁之间形成空气间隙。之后，图案化导电图案，以于存储节点接触上形成存储节点接垫。

本发明通过于存储接点接触与位线结构之间形成空气间隙，进而可降低位线结构与存储节点接触之间的阻容延迟效应。此外，本发明利用形成存储节点接垫的导电层覆盖周边电路上的第一绝缘层，并形成存储节点接垫步骤中的其中一图案化制作工艺来暴露出牺牲间隙壁，由此可在不破坏周边电路的情况下进一步形成空气间隙。并且，本发明还可通过形成存储节点接垫步骤中的其中另一图案化制作工艺来形成存储器单元区内的存储节点接垫以及周边区内的接垫，如此一来本发明可在不增加制作工艺步骤的情况下形成具有空气间隙与周边电路的半导体元件。

附图说明

图1到图12所示为本发明一实施例的半导体元件的制作方法示意图。

主要元件符号说明

100 半导体元件 102 半导体基底

104 绝缘图案 106 导电层

108 导电图案 108a 条状导电区块