[发明专利]移位寄存器及其驱动方法、栅极驱动电路

说明书

本发明提供一种移位寄存器及其驱动方法、栅极驱动电路，属于栅极驱动电路技术领域，其可至少部分解决现有的双向扫描的移位寄存器容易产生输出异常问题。本发明的移位寄存器包括：输入单元，其用于在输入端的控制下将第一信号端的信号引入上拉节点；复位单元，其用于在复位端的控制下将第二信号端的信号引入上拉节点；输出单元，其用于根据上拉节点的电平将第一时钟端的信号引入输出端；下拉单元，其用于根据下拉节点的电平将定电平端的信号引入上拉节点和输出端，并用于在第三信号端的控制下将定电平端的信号引入上拉节点和输出端；下拉控制单元，其用于根据第二时钟端的信号和上拉节点的电平控制下拉节点的电平；存储电容。

技术领域

本发明属于栅极驱动电路技术领域，具体涉及一种移位寄存器及其驱动方法、栅极驱动电路。

背景技术

为简化显示面板的结构，可使用形成在阵列基板上的栅极驱动电路(GOA)驱动栅线。栅极驱动电路包括多个级联的移位寄存器，每个移位寄存器驱动一条栅线，当一个移位寄存器输出导通信号时还可触发其它移位寄存器的工作，故只要用几个简单的控制信号即可实现对全部栅线的驱动。

很多情况下，希望显示面板能实现双向扫描，即要求各栅线既可从上至下轮流导通，也可从下至上轮流导通。如图5所示，为实现双向扫描，需要设置第一信号端FW和第二信号端BW，两信号端中有一个持续为高电平，另一个持续为低电平，当为高电平的端口不同时，扫描方向也不同。

同时，在一帧画面中，只需部分时间即可完成对全部栅线的扫描，剩下的时间为空置阶段(Blank Time)，空置阶段中除第一信号端FW和第二信号端BW外的其它端口的信号都保持为低电平。由于空置阶段中第一信号端FW和第二信号端BW中有一个持续为高电平，且晶体管不可避免的存在一定的漏电流，故本阶段中存储电容C会逐渐产生电荷积累，移位寄存器的上拉节点PU电平逐渐升高，相应控制输出的晶体管会处于非饱和状态，这样在下一帧画面(即各移位寄存器重新开始工作)时，移位寄存器(尤其是最后一级移位寄存器)容易产生输出异常，影响显示质量。

发明内容

本发明至少部分解决现有的双向扫描的移位寄存器容易产生输出异常问题，提供一种可实现双向扫描且可避免输出异常的移位寄存器及其驱动方法、栅极驱动电路。

解决本发明技术问题所采用的技术方案是一种移位寄存器，其包括：

输入单元，其连接输入端、第一信号端、上拉节点，用于在输入端的控制下将第一信号端的信号引入上拉节点；

复位单元，其连接复位端、第二信号端、上拉节点，用于在复位端的控制下将第二信号端的信号引入上拉节点；

输出单元，其连接输出端、第一时钟端、上拉节点，用于根据上拉节点的电平将第一时钟端的信号引入输出端；

下拉单元，其连接第三信号端、第二时钟端、定电平端、输出端、上拉节点、下拉节点，用于根据下拉节点的电平将定电平端的信号引入上拉节点和输出端，并用于在第三信号端的控制下将定电平端的信号引入上拉节点和输出端；

下拉控制单元，其连接第二时钟端、上拉节点、下拉节点、定电平端，用于根据第二时钟端的信号和上拉节点的电平控制下拉节点的电平；

存储电容，其第一极连接上拉节点，第二极连接下拉节点。

优选的是，所述输入单元包括第一晶体管，其中，

所述第一晶体管的栅极连接输入端，第一极连接第一信号端，第二极连接上拉节点。

进一步优选的是，所述复位单元包括第二晶体管，其中，

所述第二晶体管的栅极连接复位端，第一极连接上拉节点，第二极连接第二信号端。

进一步优选的是，所述输出单元包括第三晶体管，其中，