[发明专利]移位寄存器及其驱动方法、栅极驱动电路

权利要求书

1.一种移位寄存器，其特征在于，包括：

输入单元，其连接输入端、第一信号端、上拉节点，用于在输入端的控制下将第一信号端的信号引入上拉节点；

复位单元，其连接复位端、第二信号端、上拉节点，用于在复位端的控制下将第二信号端的信号引入上拉节点；

输出单元，其连接输出端、第一时钟端、上拉节点，用于根据上拉节点的电平将第一时钟端的信号引入输出端；

下拉单元，其连接第三信号端、第二时钟端、定电平端、输出端、上拉节点、下拉节点，用于根据下拉节点的电平将定电平端的信号引入上拉节点和输出端，并用于在第三信号端的控制下将定电平端的信号引入上拉节点和输出端；

下拉控制单元，其连接第二时钟端、上拉节点、下拉节点、定电平端，用于根据第二时钟端的信号和上拉节点的电平控制下拉节点的电平；

存储电容，其第一极连接上拉节点，第二极连接输出端；

所述输入单元包括第一晶体管，其中，

所述第一晶体管的栅极连接输入端，第一极连接第一信号端，第二极连接上拉节点；

所述复位单元包括第二晶体管，其中，

所述第二晶体管的栅极连接复位端，第一极连接上拉节点，第二极连接第二信号端；

所述输出单元包括第三晶体管，其中，

所述第三晶体管的栅极连接上拉节点，第一极连接第一时钟端，第二极连接输出端；

所述下拉单元包括第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管，其中，

所述第四晶体管的栅极连接第二时钟端，第一极连接输出端，第二极连接定电平端；

所述第五晶体管的栅极连接下拉节点，第一极连接上拉节点，第二极连接定电平端；

所述第六晶体管的栅极连接下拉节点，第一极连接输出端，第二极连接定电平端；

所述第七晶体管的栅极连接第三信号端，第一极连接上拉节点，第二极连接定电平端；

所述第八晶体管的栅极连接第三信号端，第一极连接下拉节点，第二极连接第三信号端；

所述第九晶体管的栅极连接第三信号端，第一极连接输出端，第二极连接定电平端；

其中，在空置阶段定电平端用于获得关断信号，第三信号端用于获得导通信号，以将定电平端的关断信号引入上拉节点和输出端。

2.根据权利要求1所述的移位寄存器，其特征在于，所述下拉控制单元包括第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管，其中，

所述第十晶体管的栅极连接第十三晶体管的第二极，第一极连接第二时钟端，第二极连接下拉节点；

所述第十一晶体管的栅极连接上拉节点，第一极连接下拉节点，第二极连接定电平端；

所述第十二晶体管的栅极连接上拉节点，第一极连接第十三晶体管的第二极，第二极连接定电平端；

所述第十三晶体管的栅极连接第二时钟端，第一极连接第二时钟端。

3.根据权利要求2所述的移位寄存器，其特征在于，

所有晶体管均为N型晶体管；

或者，

所有晶体管均为P型晶体管。

4.一种栅极驱动电路，其特征在于，包括：

多个级联的移位寄存器，所述移位寄存器为权利要求1至3中任意一项所述的移位寄存器。

5.一种移位寄存器的驱动方法，其特征在于，所述移位寄存器为权利要求1至3中任意一项所述的移位寄存器，所述移位寄存器的驱动方法包括：

空置阶段：向定电平端提供关断信号，向第三信号端提供导通信号，以将定电平端的关断信号引入上拉节点和输出端。

6.根据权利要求5所述的移位寄存器的驱动方法，其特征在于，

所述移位寄存器为权利要求3所述的所有晶体管均为N型晶体管的移位寄存器，所述移位寄存器的驱动方法包括：

在正向扫描时，向第一信号端持续输入高电平，向第二信号端持续输入低电平，向定电平端持续输入低电平，而移位寄存器的驱动过程具体包括：

充电阶段：向输入端输入高电平，向第一时钟端输入低电平，向第二时钟端输入高电平，向复位端输入低电平，向第三信号端输入低电平；

输出阶段：向输入端输入低电平，向第一时钟端输入高电平，向第二时钟端输入低电平，向复位端输入低电平，向第三信号端输入低电平；

复位阶段：向输入端输入低电平，向第一时钟端输入低电平，向第二时钟端输入高电平，向复位端输入高电平，向第三信号端输入低电平；

保持阶段：向输入端输入低电平，向第一时钟端和第二时钟端交替输入高电平，向复位端输入低电平，向第三信号端输入低电平；

空置阶段：向输入端输入低电平，向第一时钟端输入低电平，向第二时钟端输入低电平，向复位端输入低电平，向第三信号端输入高电平；

在反向扫描时，向第一信号端持续输入低电平，向第二信号端持续输入高电平，向定电平端持续输入低电平，而移位寄存器的驱动过程具体包括：

充电阶段：向复位端输入高电平，向第一时钟端输入低电平，向第二时钟端输入高电平，向输入端输入低电平，向第三信号端输入低电平；

输出阶段：向复位端输入低电平，向第一时钟端输入高电平，向第二时钟端输入低电平，向输入端输入低电平，向第三信号端输入低电平；

复位阶段：向复位端输入低电平，向第一时钟端输入低电平，向第二时钟端输入高电平，向输入端输入高电平，向第三信号端输入低电平；

保持阶段：向复位端输入低电平，向第一时钟端和第二时钟端交替输入高电平，向输入端输入低电平，向第三信号端输入低电平；

空置阶段：向复位端输入低电平，向第一时钟端输入低电平，向第二时钟端输入低电平，向输入端输入低电平，向第三信号端输入高电平；

或者，

所述移位寄存器为权利要求3所述的所有晶体管均为P型晶体管的移位寄存器，所述移位寄存器的驱动方法包括：

在正向扫描时，向第一信号端持续输入低电平，向第二信号端持续输入高电平，向定电平端持续输入高电平，而移位寄存器的驱动过程具体包括：

充电阶段：向输入端输入低电平，向第一时钟端输入高电平，向第二时钟端输入低电平，向复位端输入高电平，向第三信号端输入高电平；

输出阶段：向输入端输入高电平，向第一时钟端输入低电平，向第二时钟端输入高电平，向复位端输入高电平，向第三信号端输入高电平；

复位阶段：向输入端输入高电平，向第一时钟端输入高电平，向第二时钟端输入低电平，向复位端输入低电平，向第三信号端输入高电平；

保持阶段：向输入端输入高电平，向第一时钟端和第二时钟端交替输入低电平，向复位端输入高电平，向第三信号端输入高电平；

空置阶段：向输入端输入高电平，向第一时钟端输入高电平，向第二时钟端输入高电平，向复位端输入高电平，向第三信号端输入低电平；

在反向扫描时，向第一信号端持续输入高电平，向第二信号端持续输入低电平，向定电平端持续输入高电平，而移位寄存器的驱动过程具体包括：

充电阶段：向复位端输入低电平，向第一时钟端输入高电平，向第二时钟端输入低电平，向输入端输入高电平，向第三信号端输入高电平；

输出阶段：向复位端输入高电平，向第一时钟端输入低电平，向第二时钟端输入高电平，向输入端输入高电平，向第三信号端输入高电平；

复位阶段：向复位端输入高电平，向第一时钟端输入高电平，向第二时钟端输入低电平，向输入端输入低电平，向第三信号端输入高电平；

保持阶段：向复位端输入高电平，向第一时钟端和第二时钟端交替输入低电平，向输入端输入高电平，向第三信号端输入高电平；

空置阶段：向复位端输入高电平，向第一时钟端输入高电平，向第二时钟端输入高电平，向输入端输入高电平，向第三信号端输入低电平。