[发明专利]封装结构及其形成方法

说明书

一种封装结构及其形成方法，封装结构包括：包括芯片区域以及环绕芯片区域的外围区域的晶圆；位于芯片区域以及外围区域的晶圆上的第一钝化层；位于芯片区域的第一钝化层上的若干分立的铝电极层；位于第一钝化层上的第二钝化层，第二钝化层覆盖铝电极层的顶部和侧壁；位于芯片区域和外围区域的第二钝化层上的聚合物隔离层；位于芯片区域的聚合物隔离层中的金属再布线层，且金属再布线层与所述铝电极层电连接；位于外围区域的聚合物隔离层中的阻挡墙结构且阻挡墙结构环绕芯片区域的铝电极层。本发明避免或抑制了所述铝电极层台阶拐角区域的第二钝化层开裂问题，从而防止铝电极层被暴露出来，进而改善封装结构的性能。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种封装结构及其形成方法。

背景技术

晶圆级BGA(Wafer Lever BGA，WLBGA)封装以BGA(Ball Grid Array) 技术为基础，是一种经过改进和提高的CSP封装技术。晶圆级BGA技术以晶圆为加工对象，在晶圆上同时对多个芯片进行封装、老化以及测试，然后切割晶圆形成单个器件，该单个器件可以直接贴装至基板或者印刷电路板上。

晶圆级BGA技术具有封装尺寸小且支持的键合需求广的优点，使得晶圆级BGA技术的应用越来越广，以晶圆级BGA技术封装获得的产品需求量也越来越大。

然而，采用上述封装技术获得的封装结构的性能有待提高，尤其是封装结构在经历uHAST(ubias Highly Accelerated Stress Test)之后，封装结构的性能变差的问题更加严重。

发明内容

本发明解决的问题是提供一种封装结构及其形成方法，改善封装结构的性能。

为解决上述问题，本发明提供一种封装结构，包括：晶圆，所述晶圆包括芯片区域以及环绕所述芯片区域的外围区域；位于所述芯片区域以及外围区域的晶圆上的第一钝化层；位于所述芯片区域的部分第一钝化层上的若干分立的铝电极层；位于所述第一钝化层上的第二钝化层，所述第二钝化层覆盖所述铝电极层的顶部和侧壁；位于所述芯片区域和外围区域的第二钝化层上的聚合物隔离层；位于所述芯片区域的聚合物隔离层中的金属再布线层，且所述金属再布线层与所述铝电极层电连接；位于所述外围区域的聚合物隔离层中的阻挡墙结构，所述阻挡墙结构位于所述外围区域的第一钝化层上，且所述阻挡墙结构环绕所述芯片区域的铝电极层。

本发明还提供一种封装结构的形成方法，包括：提供晶圆，所述晶圆包括芯片区域以及环绕所述芯片区域的外围区域；在所述芯片区域以及外围区域的晶圆上形成第一钝化层；在所述芯片区域的第一钝化层上形成若干分立的铝电极层；在所述第一钝化层上形成第二钝化层，所述第二钝化层覆盖所述铝电极层顶部和侧壁；在所述芯片区域和外围区域的第二钝化层上形成聚合物隔离层；在所述芯片区域的聚合物隔离层中形成金属再布线层，且所述金属再布线层与所述铝电极层电连接；在所述外围区域的聚合物隔离层中形成阻挡墙结构，所述阻挡墙结构位于所述外围区域的第二钝化层上，且所述阻挡墙结构环绕所述芯片区域的铝电极层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供一种结构性能优越的封装结构，包括位于芯片区域以及外围区域的晶圆上的第一钝化层；位于所述芯片区域的第一钝化层上的若干分立的铝电极层；位于所述第一钝化层上的第二钝化层，所述第二钝化层覆盖所述铝电极层的顶部和侧壁；位于所述第二钝化层上的聚合物隔离层，所述聚合物隔离层起到电绝缘的作用；位于所述芯片区域的聚合物隔离层中的金属再布线层，所述金属再布线层与所述铝电极层电连接；位于所述外围区域的聚合物隔离层中的阻挡墙结构，所述阻挡墙结构位于所述外围区域的第一钝化层上，且所述阻挡墙结构环绕所述芯片区域的铝电极层。所述阻挡墙结构起到阻挡应力传递至芯片区域内的作用，尤其是可以阻挡应力传递至铝电极层台阶拐角区域的第二钝化层内，从而避免所述台阶拐角区域的第二钝化层在应力老化以及外界应力影响的作用下发生开裂问题，进而避免所述铝电极层台阶拐角区域被暴露出来，改善封装结构的性能。