[发明专利]半导体器件及其制造方法

说明书

一种半导体器件包括位于衬底上方沿着第一方向延伸的鳍，和位于鳍上方在第二方向上延伸的栅极结构。栅极结构包括位于鳍上方的栅极介电层、位于栅极介电层上方的栅电极、和位于沿着第二方向延伸的栅电极的相对横向表面上的绝缘栅极侧壁。在与栅电极结构相邻的区域中的鳍中形成源极/漏极区，并且应力源层位于源极/漏极区和半导体衬底之间。应力源层包括含有10¹⁹原子cm^‑3或更少的掺杂剂的GeSn或SiGeSn，以及鳍的位于栅极结构下方的部分是沟道区。本发明实施例涉及半导体器件及其制造方法。

技术领域

本发明涉及半导体集成电路，更具体地，涉及具有鳍式场效应晶体管(FET)结构的半导体器件及其制造工艺。

背景技术

可以分别通过施加拉伸和压缩应变来增强Ge基FET的电子迁移率和空穴迁移率。GeSn和SiGe已经被提议用作Ge基的P型FET(PFET)和N型FET(NFET)的源极/漏极应力源，然而，需要重掺杂的源极/漏极应力源。

发明内容

根据本发明的一些实施例，提供了一种半导体器件，包括：鳍，在半导体衬底上方沿着第一方向延伸；栅极结构，位于所述鳍上方，在第二方向上延伸；其中，所述栅极结构包括：栅极介电层，位于所述鳍上方；栅电极，位于所述栅极介电层上方；以及绝缘栅极侧壁，位于沿着所述第二方向延伸的所述栅电极的相对横向表面上；源极/漏极区，位于与所述栅电极结构相邻的区域中的所述鳍中；以及应力源层，位于所述源极/漏极区和所述半导体衬底之间，其中，所述应力源层包括含有10¹⁹原子cm^-3或更少的掺杂剂的GeSn或SiGeSn，并且所述鳍的位于所述栅极结构下方的部分是沟道区。

根据本发明的另一些实施例，还提供了一种互补金属氧化物半导体(CMOS)器件，包括：p型场效应晶体管(PFET)和n型场效应晶体管(NFET)，形成在半导体衬底上，所述p型场效应晶体管和所述n型场效应晶体管各自包括：鳍，位于衬底上方，沿着第一方向延伸；栅极结构，位于所述鳍上方，在第二方向上延伸；其中，所述栅极结构包括：栅极介电层，位于所述鳍上方；栅电极，位于所述栅极介电层上方；以及绝缘栅极侧壁，位于沿着所述第二方向延伸的所述栅电极的相对横向表面上，其中，所述鳍的位于所述栅极结构下方的部分是沟道区；源极/漏极区，位于与所述栅电极结构相邻的区域中的所述鳍中；应力源层，位于所述沟道区和所述半导体衬底之间，其中，所述应力源层包括含有10¹⁹原子cm^-3或更少的掺杂剂的GeSn或SiGeSn；以及应变弛豫缓冲层，位于所述应力源层和所述半导体衬底之间，其中，所述p型场效应晶体管和所述n型场效应晶体管利用位于它们之间的绝缘层彼此间隔开。

根据本发明的又一些实施例，还提供了一种用于制造半导体器件的方法，包括：在衬底上方形成在第一方向上延伸的一个或多个鳍；其中，所述一个或多个鳍包括沿着所述第一方向的至少一个第一区域和沿着所述第一方向位于每个所述第一区域的任一侧上的第二区域，并且所述第一区域是沟道区；在所述鳍的所述第一区域上方形成沿着第二方向延伸的栅极结构；其中，所述栅极结构包括：栅极介电层，位于所述鳍上方；栅电极，位于所述栅极介电层上方；以及一对绝缘栅极侧壁，形成在沿着所述第二方向延伸的所述栅电极的相对横向表面上；在所述半导体衬底上形成应力源层；以及在所述鳍的所述第二区域中形成源极/漏极区，其中，所述应力源层位于所述源极/漏极区和所述半导体衬底之间或位于所述沟道区和所述半导体衬底之间，以及所述应力源层包括含有10¹⁹原子cm^-3或更少的掺杂剂的GeSn或SiGeSn。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1A至图1C描绘了根据本发明的实施例的半导体器件。

图2至图12B描绘了根据本发明的实施例的用于制造半导体器件的方法。