[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

鳍，在半导体衬底上方沿着第一方向延伸；

栅极结构，位于所述鳍上方，在第二方向上延伸；

其中，所述栅极结构包括：

栅极介电层，位于所述鳍上方；

栅电极，位于所述栅极介电层上方；以及

绝缘栅极侧壁，位于沿着所述第二方向延伸的所述栅电极的相对横向表面上；

源极/漏极区，位于与所述栅电极结构相邻的区域中的所述鳍中，

其中，所述源极/漏极区主要由Ge或SiGe和第一掺杂剂组成；以及

应力源层，位于所述源极/漏极区的外部并且位于所述源极/漏极区和所述半导体衬底之间，

其中，所述应力源层包括含有10¹⁹原子cm^-3或更少的第二掺杂剂的GeSn或SiGeSn，并且

所述鳍的位于所述栅极结构下方的部分是沟道区。

2.根据权利要求1所述的半导体器件，其中，所述应力源层包括含有小于10¹⁸原子cm^-3的第二掺杂剂的GeSn或SiGeSn。

3.根据权利要求1所述的半导体器件，其中，所述应力源层包括未掺杂的GeSn或未掺杂的SiGeSn。

4.根据权利要求1所述的半导体器件，其中，所述沟道区包括Ge、SiGe、GeSn、或SiGeSn。

5.根据权利要求1所述的半导体器件，其中，所述应力源层沿着所述沟道区的侧壁延伸，从而形成L形应力源层。

6.根据权利要求1所述的半导体器件，还包括位于所述应力源层和所述半导体衬底之间的应变弛豫缓冲层。

7.根据权利要求6所述的半导体器件，其中，所述应力源层嵌入在所述应变弛豫缓冲层中。

8.根据权利要求6所述的半导体器件，其中，所述沟道区位于所述应变弛豫缓冲层上方并且所述应力源层沿着所述沟道区的侧壁延伸。

9.根据权利要求1所述的半导体器件，其中，所述源极/漏极区中的第一掺杂剂的浓度大于10²⁰原子cm^-3。

10.根据权利要求6所述的半导体器件，其中，应变弛豫缓冲层包括Ge、SiGe、SiGeSn、或GeSn。

11.一种互补金属氧化物半导体(CMOS)器件，包括：

p型场效应晶体管(PFET)和n型场效应晶体管(NFET)，形成在半导体衬底上，

所述p型场效应晶体管和所述n型场效应晶体管各自包括：

鳍，位于衬底上方，沿着第一方向延伸；

栅极结构，位于所述鳍上方，在第二方向上延伸；

其中，所述栅极结构包括：

栅极介电层，位于所述鳍上方；

栅电极，位于所述栅极介电层上方；以及

绝缘栅极侧壁，位于沿着所述第二方向延伸的所述栅电极的相对横向表面上，

其中，所述鳍的位于所述栅极结构下方的部分是沟道区；

源极/漏极区，位于与所述栅电极结构相邻的区域中的所述鳍中，

其中，所述源极/漏极区包括Ge或SiGe；

应力源层，位于所述沟道区的外部并且位于所述沟道区和所述半导体衬底之间，

其中，所述应力源层包括含有10¹⁹原子cm^-3或更少的掺杂剂的GeSn或SiGeSn；以及

应变弛豫缓冲层，位于所述应力源层和所述半导体衬底之间，

其中，所述p型场效应晶体管和所述n型场效应晶体管利用位于它们之间的绝缘层彼此间隔开。

12.根据权利要求11所述的互补金属氧化物半导体器件，其中，所述应力源层包括未掺杂的GeSn或未掺杂的SiGeSn。