[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供基底；在所述基底上形成多个栅极结构、覆盖栅极结构部分侧壁的第一层间介质层、以及位于第一层间介质层上且覆盖栅极结构部分侧壁的第二层间介质层，第二层间介质层的密度大于第一层间介质层的密度；至少去除第二层间介质层；至少去除第二层间介质层后，在栅极结构两侧的基底上形成第三层间介质层，所述第三层间介质层的密度小于第二层间介质层的密度；形成至少贯穿第三层间介质层的接触孔，且所述接触孔位于相邻栅极结构之间。所述方法降低了形成接触孔的难度。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。

然而，无论是平面式的MOS晶体管还是鳍式场效应晶体管构成的半导体器件的性能有待提高。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以降低形成接触孔的难度。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底；在所述基底上形成多个栅极结构、覆盖栅极结构部分侧壁的第一层间介质层、以及位于第一层间介质层上且覆盖栅极结构部分侧壁的第二层间介质层，第二层间介质层的密度大于第一层间介质层的密度；至少去除第二层间介质层；至少去除第二层间介质层后，在栅极结构两侧的基底上形成第三层间介质层，所述第三层间介质层的密度小于第二层间介质层的密度；形成至少贯穿第三层间介质层的接触孔，且所述接触孔位于相邻栅极结构之间。

可选的，仅去除第二层间介质层；去除第二层间介质层后，在第一层间介质层的表面形成第三层间介质层；形成贯穿第三层间介质层和第一层间介质层的所述接触孔。

可选的，去除第二层间介质层和第一层间介质层；去除第二层间介质层和第一层间介质层后，形成所述第三层间介质层；形成仅贯穿第三层间介质层的所述接触孔。

可选的，形成所述栅极结构、第一层间介质层和第二层间介质层的方法包括：在所述基底上形成多个伪栅极结构；在所述基底上形成覆盖伪栅极结构部分侧壁的第一层间介质层；在所述第一层间介质层上形成覆盖伪栅极结构部分侧壁的第二层间介质层，且所述第二层间介质层暴露出伪栅极结构的顶部表面；形成第二层间介质层后，去除伪栅极结构，形成贯穿第一层间介质层和第二层间介质层的开口；在所述开口中形成栅极结构。

可选的，还包括：在形成第一层间介质层之前，在所述伪栅极结构侧壁形成侧墙；所述第一层间介质层覆盖侧墙部分侧壁；第二层间介质层覆盖侧墙部分侧壁；所述栅极结构的顶部表面低于所述侧墙的顶部表面；在所述开口中形成位于栅极结构顶部表面的保护层；形成所述第三层间介质层后，所述第三层间介质层还覆盖侧墙的侧壁、以及侧墙和保护层的顶部表面。

可选的，所述接触孔暴露出侧墙和保护层的侧壁、保护层的部分顶部表面以及基底。

可选的，所述保护层的材料为氮化硅、碳化硅或氮化硼；所述侧墙的材料为氮化硅、碳化硅或氮化硼。

可选的，所述多个栅极结构沿着垂直于栅极结构延伸方向排列；在所述栅极结构排列方向上，所述接触孔的尺寸小于相邻栅极结构之间的尺寸。