[发明专利]磁阻传感器元件之间的电屏蔽

说明书

本发明涉及磁阻传感器元件之间的电屏蔽。实施例涉及一种集成电路（100），所述集成电路包括形成在公共衬底（202）上的铁磁层和非磁性层的磁阻叠层（110）。集成电路包括通过磁阻叠层的第一区段（110‑1）提供的至少第一磁阻传感器元件（130‑1）、通过磁阻叠层的分离的第二区段（110‑2）提供的至少第二磁阻传感器元件（130‑2）以及通过第一和第二区段之间的磁阻叠层的分离的第三区段（110‑3）提供的屏蔽元件（140），其中屏蔽元件（140）可操作为所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件（130‑1；130‑2）之间的电屏蔽。

技术领域

本公开的实施例一般涉及传感器设备，并且更特别地涉及磁阻传感器设备。

背景技术

如今，传感器应用在众多应用（诸如例如，机动车应用）中。安全关键应用，诸如例如防抱死系统（ABS）或电动助力转向（EPS），通常依赖于冗余传感器概念以实现随机硬件故障的足够低的概率。这样的冗余传感器概念可以使用具有两个冗余传感器而不是一个传感器的双传感器解决方案。双传感器封装可以将两个传感器与相应的分离电源和分离信号输出集成。传感器由于流电隔离而是电气独立的。这意味着两个传感器独立地工作，从而增加系统可靠性。

特别地，集成磁阻传感器注定用于这种冗余性，因为它们是小的并且可以位于电路之上。磁阻传感器可以包括巨磁阻（GMR）、隧道磁阻（TMR）、各向异性磁阻（AMR）和其它公知的磁阻技术，它们被统称为XMR技术。另外，XMR支持电气独立的传感器在单个芯片上的集成，因为不使用体硅并且因而通过比如氧化物或氮化物那样的隔离物进行流电隔离。

冗余传感器概念要求冗余传感器元件的足够独立性。针对影响一个或另一个传感器的相关故障的原因可能是穿过两个磁阻传感器之间的隔离层的捷径（shortcut）或泄漏，所述捷径或泄漏可能例如由缺陷或污染所支持，所述污染降低所使用的分离或绝缘材料（例如氧化物或氮化物）的隔离能力。这样的缺陷通常不会立即造成安全关键泄漏，但是可能在电场中在某个时间之后在操作期间被激活。

降低穿过分离或绝缘层的捷径或泄漏的概率的一种方式可以是增加相邻传感器之间的距离。然而，这将是昂贵的，因为磁阻结构之间的面积将与磁阻元件自身相当或甚至大于磁阻元件自身。

因此，需要用于降低冗余传感器集成电路（IC）的磁阻传感器之间的捷径或泄漏的概率的改进概念。

发明内容

本公开的实施例提出将磁阻结构用作两个磁阻传感器元件之间的电屏蔽或电磁屏蔽。磁阻屏蔽结构可以使用与用于制作磁阻传感器元件的相同的制作技术来形成。针对屏蔽结构可以不要求附加的制作技术。

根据本公开的第一方面，提供了一种集成电路，该集成电路包括形成在公共衬底上的铁磁层和非磁性层的磁阻叠层。集成电路包括通过磁阻叠层的第一区段提供或实现在磁阻叠层的第一区段中的至少一个第一磁阻传感器元件。集成电路包括通过磁阻叠层的分离的第二区段提供或实现在磁阻叠层的分离的第二区段中的至少一个第二磁阻传感器元件。另外，集成电路包括通过第一和第二区段之间的磁阻叠层的分离的第三区段提供或实现在所述分离的第三区段中的至少一个屏蔽元件。屏蔽元件可以例如在所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作期间用作所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件之间的电屏蔽。

所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件的操作可以理解为例如向所述至少一个第一磁阻传感器元件和所述至少一个第二磁阻传感器元件提供相应的供给电压或电流。

在一些实施例中，分离的第一、第二和第三磁阻叠层区段可以源自在集成电路的制作期间分离成不同区段或部分的原始连续的磁阻叠层。

在一些实施例中，公共衬底可以是半导体衬底，诸如例如硅。对接磁阻传感器元件和/或屏蔽元件的另外的集成电路部分可以实现在公共衬底中。因此，包括磁阻传感器元件和（磁阻）屏蔽元件的集成电路可以实现在一个公共半导体芯片上。