[发明专利]FINFET为基础的闪存胞

说明书

本发明涉及FINFET为基础的闪存胞，提供一种制造半导体装置的方法，其包括提供半导体基材，在半导体基材的逻辑区中形成第一多个半导体鳍片，在半导体基材的存储区中形成第二多个半导体鳍片，在第一多个半导体鳍片的诸鳍片之间、及第二多个半导体鳍片的诸鳍片之间形成绝缘层，在第一与第二多个半导体鳍片及绝缘层上方形成电极层，自栅极电极层起在逻辑区中的第一多个半导体鳍片的半导体鳍片上方形成栅极，以及自栅极电极层起在逻辑区中第二多个半导体鳍片的诸半导体鳍片之间形成感测栅极与控制栅极。

技术领域

大体上，本发明是关于集成电路与半导体装置的领域，并且更特别的是关于闪存胞(flash memory cell)。

背景技术

诸如CPU、储存装置、ASIC(特定应用集成电路)及类似先进集成电路在制作时，需要根据已指定电路布局，在给定芯片面积上形成大量电路组件。在各式各样的电子电路中，场效应晶体管代表一种重要类型的电路组件，其实质决定此等集成电路的效能。大体上，目前经实践用于形成场效应晶体管(FET)的制程技术有多种，其中，就许多类型的复杂电路系统而言，金属氧化物半导体(MOS)技术鉴于操作速度及/或功率消耗及/或成本效益，由于特性优越，是目前最有前途的其中一种方法。于使用例如CMOS技术制作复杂集成电路期间，举例来说，数百万个N沟道晶体管及/或P沟道晶体管是在包括结晶半导体层的基材上形成。

虽然尖端平面型晶体管架构就效能及控制性可获得显著优点，但鉴于进一步装置扩缩，已提出新的晶体管组态，其中可提供“三维”架构以尝试获得所欲沟道宽度，而同一时间，仍对流经沟道区的电流维持优越的控制性。为此，已提供所谓的FinFET，可在里面于SOI(硅绝缘体)基材的薄主动层中形成硅的薄片或鳍片，其中至少可在鳍片的两侧壁上、且可能在其顶端表面上，提供栅极介电材料与门极介电材料，藉以实现“双闸”或“三闸”晶体管，其沟道区可全空乏。一般而言，在尖端应用中，半导体(例如：硅)鳍片的宽度等级为10nm至20nm，且其高度等级为30nm至40nm。因此，FinFET晶体管架构在本文中亦可称为多闸晶体管栅极，可就提升栅极电极连至各个沟道区的有效耦合提供优点，但不需要对应缩减栅极介电材料的厚度。此外，通过提供此非平面型晶体管架构，亦可增加有效沟道宽度，以使得对于给定的整体晶体管尺寸，可增强电流驱动能力。基于这些理由，为了以非平面型晶体管架构为基础提供增强的晶体管效能，已下了很大的努力。

注意到的是，平面型及三维晶体管装置两者都可根据取代栅极方法或门极先制方法来形成。在取代栅极技巧中，所谓的“虚设”或牺牲栅极结构在初始时形成，并且在进行用以形成装置的许多程序操作中留在原位，例如形成掺杂源极/漏极区，进行退火程序以修复因离子布植程序对基材所造成的破坏，并且活化植入的掺质材料。在程序流程中的一些制点，移除牺牲栅极结构以界定就装置形成HKMG栅极结构处的栅极凹穴。另一方面，使用栅极先制技巧涉及跨布基材形成材料层堆叠，其中材料堆叠包括高k栅极绝缘层(具有大于5的介电常数k)、一或多个金属层、多晶硅层、以及保护性覆盖层，例如氮化硅。进行一或多个蚀刻程序以图型化材料堆叠，藉以就晶体管装置界定基本栅极结构。根据本发明的电熔丝的形成可轻易地在取代栅极与栅极先制两程序流程中整合。