[发明专利]被布置成行和列的静态随机存取存储器SRAM单元的阵列

说明书

本揭示提供被布置成行和列的静态随机存取存储器SRAM单元的阵列。第一通信路径被放置在与所述阵列的边缘相距第一距离处且可经操作以控制对所述阵列的第一行的SRAM单元的存取以供写入操作。第二通信路径被放置在与所述阵列的所述边缘相距第二距离处且可经操作以控制对所述阵列的第二行的SRAM单元的存取以供写入操作。所述第二距离不同于所述第一距离。第一导电结构被放置在与所述阵列的所述边缘相距第三距离处且可经操作以控制对所述第一行的所述SRAM单元的存取以供读取操作。第二导电结构被放置在与所述阵列的所述边缘相距所述第三距离处且可经操作以控制对所述第二行的所述SRAM单元的存取以供读取操作。

技术领域

本发明实施例涉及半导体领域，更具体的，涉及被布置成行和列的静态随机存取存储器SRAM单元的阵列。

背景技术

静态随机存取存储器(SRAM)常用于电子装置。SRAM单元具有固持数据而不需更新的有利特征。SRAM单元可包含不同数目的晶体管，并且通常相应地由晶体管的数目指代，例如，六-晶体管(6T)SRAM、八-晶体管(8T)SRAM，等等。晶体管通常形成用于存储数据位的数据锁存器。可添加额外晶体管以控制对晶体管的存取。SRAM单元通常被布置为具有行和列的阵列。通常，SRAM单元的每一行连接到字线，所述字线确定是否已选择当前SRAM单元。SRAM单元的每一列连接到位线(或一对位线)，所述位线用于将数据位存储到所选择的SRAM单元中或用于从所选择的SRAM单元读取所存储的数据位。

发明内容 本发明实施例提供一种被布置成行和列的静态随机存取存储器SRAM单元的阵列，包括：第一通信路径、第二通信路径、第一导电结构以及第二导电结构。第一通信路径被放置在与阵列的边缘相距第一距离处且可经操作以控制对阵列的第一行的SRAM单元的存取以供写入操作；第二通信路径被放置在与阵列的边缘相距第二距离处且可经操作以控制对阵列的第二行的SRAM单元的存取以供写入操作，第二距离不同于第一距离；第一导电结构被放置在与阵列的边缘相距第三距离处且可经操作以控制对第一行的SRAM单元的存取以供读取操作；第二导电结构被放置在与阵列的边缘相距第三距离处且可经操作以控制对第二行的SRAM单元的存取以供读取操作。

附图说明

当结合附图阅读时，根据以下详细描述最好地理解本发明的各方面。应注意，根据行业中的标准实践，各种特征未按比例绘制。事实上，为了论述清楚起见，可能任意增加或减小各种特征的尺寸。

图1A描绘根据一些实施例的被布置成排和列的静态随机存取存储器(SRAM)单元的实例阵列。

图1B和1C描绘根据一些实施例的SRAM单元的其它实例阵列。

图2是根据一些实施例的双端口、八-晶体管(2P8T)SRAM单元的示意图。

图3A描绘根据一些实施例的图2的2P8T SRAM单元的半导体层。

图3B描绘根据一些实施例的在图3A中描绘的半导体层上形成的导电层M1。

图3C描绘根据一些实施例的在图3B中描绘的导电层M1上形成的导电层M2。

图3D描绘根据一些实施例的在图3C中描绘的导电层M2上形成的导电层M3和M4。

图4A描绘根据一些实施例的在单元边界处形成VSS线的SRAM单元的实例阵列。

图4B到4C描绘根据一些实施例的图4A的SRAM单元的实例阵列的层。

图5A描绘根据一些实施例的在单元边界处形成VSS岛的SRAM单元的实例阵列。

图5B到5C描绘根据一些实施例的图5A的SRAM单元的实例阵列的层。

图6A到6D描绘根据一些实施例的SRAM单元的另一实例阵列。