[发明专利]被布置成行和列的静态随机存取存储器SRAM单元的阵列

权利要求书

1.一种被布置成行和列的静态随机存取存储器SRAM单元的阵列，所述阵列包括：

第一接地信号线，其被放置在所述阵列的边缘处，所述第一接地信号线将接地信号提供到第一行中的SRAM单元；

第一通信路径，其被放置在与所述阵列的所述边缘相距第一距离处且可经操作以控制对所述阵列的所述第一行的所述SRAM单元的存取以供写入操作；

第二通信路径，其被放置在与所述阵列的所述边缘相距第二距离处且可经操作以控制对所述阵列的第二行的SRAM单元的存取以供写入操作，所述第二距离不同于所述第一距离；

第一导电结构，其可经操作以控制对所述第一行的所述SRAM单元的存取以供读取操作，所述第一导电结构沿着所述阵列中的所述第一和第二行之间的第一边界上放置，所述第一边界位于与所述阵列的所述边缘相距第三距离处，其中所述第三距离大于所述第一距离且小于所述第二距离；

第二导电结构，其可经操作以控制对所述第二行的所述SRAM单元的存取以供读取操作，所述第二导电结构沿着所述第一边界上放置；以及

第二接地信号线，其被放置在所述阵列的所述第二行与所述阵列的第三行之间的第二边界处，所述第二接地信号线将所述接地信号提供到所述第二行的所述SRAM单元，

其中所述第一和第二接地信号线在平行于所述第一和第二通信路径以及所述第一和第二导电结构的方向上且与所述第一和第二通信路径以及所述第一和第二导电结构在同一导电层中延伸，

其中所述第一导电结构完全放置在所述阵列的第一列内，且其中所述第二导电结构完全放置在所述阵列的第二列内。

2.根据权利要求1所述的阵列，其中

所述第一通信路径包括第一写入字线WWL，且

所述第二通信路径包括第二WWL。

3.根据权利要求1所述的阵列，其中所述第一、第二和第三距离是在第一方向上，且其中所述第一和第二导电结构具有在所述第一方向上延伸的相同宽度。

4.根据权利要求1所述的阵列，

其中所述第一通信路径和所述第二通信路径分别包括第一和第二金属线，且其中所述第一和第二导电结构具有小于所述第一和第二金属线的长度的长度。

5.根据权利要求4所述的阵列，其中所述第一和第二金属线具有大于所述第一和第二导电结构的宽度的宽度。

6.根据权利要求1所述的阵列，其中所述第一通信路径、所述第二通信路径、所述第一导电结构和所述第二导电结构放置于同一导电层中。

7.根据权利要求1所述的阵列，其中所述第一接地信号线连接到所述阵列的所述第一行的所述SRAM单元的VSS节点，所述第一接地信号线延伸跨越所述阵列的至少第一和第二列。

8.根据权利要求1所述的阵列，其进一步包括：

多个VSS岛状物，其连接到所述阵列的所述第一行的所述SRAM单元的VSS节点，所述VSS岛状物中的至少一些放置在与所述阵列的所述边缘相距第四距离处。

9.根据权利要求8所述的阵列，其中所述多个VSS岛状物与所述第一通信路径、所述第二通信路径、所述第一导电结构和所述第二导电结构形成于同一导电层中。

10.根据权利要求1所述的阵列，其中所述第二行不同于所述第一行。